Kako za analizo porabe energije v tem nizke design moč?

A

arunragavan

Guest
ello fantje .. No lahko pojem majhne moči razložiti z dejavniki, kot so Switching, kratkega stika, puščanja in statično - Ohranjanje teh dejavnikov v mislih, jaz predlagam, da oblikujejo procesor VLIW ki wud pod Globalno Asynchronous in Lokalno Synchronous tehnologije (punce), Najprej moram oblikovanje ALU, ki lahko opravlja osnovne operacije, kot so razmnoževanje (shift in dodamo (ali) stojnici multiplikator) delitev - sub - eksponentni itd in na prvi zgraditi niz 4-5 ALU in tam bi bilo delo na doseganje paralellism .. moja osnovna design shud vključujejo zapletenost v prevajalnika in enostavno načrtovanje strojne opreme. mojo celotno točka je - kako delati jaz analizirati moč, ki jo porabi ALU - (en ALU pod punce) in sklop cevovodni 4 ALU, ki so spet v punce. Kako naj grem o tem? 1:) Če i design ALU dobili sintezo .. shematično spekter leonado - našli na območju, zamude optimizacija rezultati .. in potem se odloči za optimizacijo ročno. 2:) bi jaz pustil programsko opremo za optimizacijo me 3:) ali fante samo pomoč mi jasno .. am jes zmedena .. wot shud i se delaš .. sem zmeden ..
 
aktiviranja ura je dobro za rtl design. Če še vedno želite, da se zmanjša PORABA ENERGIJE, našli poseben namen knjižnice
 
ročno delo vedno naredi več, kot orodje. arhitekturnih optimizacija deluje bolje kot z nizko stopnjo.
 
umm thats alrite ... jaz tudi mislim svoje, vedno bolje imeti priročnik za optimizacijo .. naš laboratorij ni opremljen z dobro orodje za optimizacijo .. vse, kar imamo, je modelsim. thats ok za zelo preprost raven abstration .. moram storiti, analiza moči .. , kot je zasnova FU - s preprostimi enotami ALU .. merjenje moči, ki jo porabi vsak od FU ko clocked seperatly - asinhroni .. wot delati u ppl mislim shud začnete s ... prosim biti brez deliti ur misli .. :)
 
Mislim, da na osnovi strojne opreme vsakega ALU je tekoč, da porabijo toliko moči, da je bolje optimizirati vsak element posebej in ne skupaj optimizacije. Torej, v prvi vrsti boste morali začeti z arhitekturo prednost nizko močjo, ki prav tako pomeni, da imajo nizko število vrat, potem bi lahko dosegli nadaljnjo optimizacijo s knjižnico izdelani za nizko porabo in še nekaj več navodil tweaking med sintezo omejiti moč. Zagotovo bi vam pomagal, če bi imeli posebna orodja za prodajalca kot glavna moč itd
 
thats čudovito .. zato mislim, da shud začetek s Baić design ALU .. sinteza je .. in se odloči za optimizacijo ročno, tako da sem lahko enostavno zmanjšali število vrat za dosego minimalnih powerfor vsak primer, ... Glavna moč, sem slišal .. Lemme poskušali dobiti moje roke na njem .. :) Hvala .. pomoč mi naprej ..
 
Mislim, da če je arhitektura bolj pomembna za oblikovanje ALU. Če u ne morejo osredotočiti na hitrost, ki wud so nekateri precej arhitekture. in Full-custom design tok je bolje za U! Kot so čas Prime, powermill in pathmill se lahko uporabljajo. srečno!
 
ja moj design wud celoti customed .. thats alrite ko gre za majhno vlogo moči tradeoff wud biti jasno, zmanjša hitrost in učinkovitost poslovanja .. wot u misliš možna alternativa ... i dunt imajo dostop do teh orodij .. moč mlin itd itd. am jes nemočni ... da me še vedno razmišljal ..
 
Ura aktiviranja je metoda za zmanjšanje porabe. Izboljšanje ura-prehod za varčevanje z energijo število vrat ASIC se drastično zvišale, medtem ko dejavniki, kot so območja, stroški in moč se zmanjšujeta. Danes RTL kodiranje ni omejen samo na oblikovanje front-end, kot je nekoč bil in oblikovalci so enako ukvarjajo z vprašanji, kot so načrt in porabo energije. Čeprav Ura aktiviranja je znan koncept za varčevanje z energijo, za tehnologije pod 0,18 μm zgolj OFF preklapljanje ura ni dovolj dobro. Za maksimalno varčevanje z energijo podatkih toggle je treba tudi izklopi z uro. Medtem ko so orodja, kot so Power Compiler dovolj pameten, da vedo, kateri signal se uporablja za ure aktiviranja, še vedno niso dovolj inteligenten, da spremenite arhitekturo kode RTL. Če je prehod, ki je dodana v flop nato pa se bo izvajanje prihranili več moči, potem izvajanje brez aktiviranja element, saj je vnos podatkov za flop bo le toggled kadar je to potrebno. To je glavna prednost uporabe ure osvetlitve.
 
Slišal sem, da bi sinteza orodje za podporo aktiviranja uro sedaj, tako da več izbrala prehod ura storiti nizko močjo design.
 
bi me nekdo razsvetli okoli glavna moč .. in ura zdaj orodja .. podrobnosti .. v zvezi,
 
Hi All, v resnici Synopsys ima 2 velike proizvodih, namenjenih za moč front-end analiza / optimizacija: 1. Power Compiler - ki je vpet v okolje, DC, in prav tako se lahko uporablja kot samostojno orodje za oceno moči RTL samo kliče pe_shell iz lupine. Power Compiler omogoča dostop do moči analizo in optimizacijo, tako na RTL in vrata ravni. Power Compiler podpira več načinov za zmanjšanje moči, kot je prehod ura, operand izolacije, multi knjižnice Vth. 2. PrimePower - je povsem drug izdelek. To omogoča, da se podrobnejša analiza moči, vendar pa ne podpira optimizacijo moči. Lahko najdete več informacij o obeh izdelkov v Solvnet!
 
Hi all, Ura prehod je zelo dobro izhodišče za načrtovanje nizke porabe. Želim dodati nenazadnje točka je zmanjšati pogostost, če je mogoče, ali lahko prepričani, da vse flop ne bi toggle naenkrat (mislim zmanjšati ne. F / F preklopa v času, kolikor je to mogoče), ti u stvari treba preučiti v času arhitekture. Rahul
 

Welcome to EDABoard.com

Sponsor

Back
Top