dva popolnoma različno opamps, različne koristi, zakaj?

L

lhlbluesky

Guest
,

i bili oblikovani dve popolnoma različno opamps uporabo stolp 0.18um 1.8v/3.3v tehnologije (dve fazi, zložena cascode skupnega izvora, s kompenzacijo cascode in continueous skupne povratne informacije), ena je dc dobiček 108dB,
, and the second has only dc gain of 28dB, why?

in drugi je dc dobiček 98dB (kotiček tt, pre-simulacija), vendar po postavitev ekstrakcijo, ko teče postavitev post-simulacije z uporabo kalibra, se mi zdi, da je prvi opamp je dc dobiček 69dB,
drugi le dc dobiček 28dB, zakaj?

v načrtovalska, imam upoštevati osnovna pravila načrtovanja layour, kot so ujemanje tranzistor parov, dovolj širok žice za gostoto toka, simetrični poti itd imam celotno poskušali optimizirati svoj postavitev, vendar je le malo izboljšuje.Res sem zmeden.

Je kdo kdaj srečal pred tem problem?in lahko kdorkoli izročiti mi nekaj nasvetov ali komentar?kaj je možen razlog?pls pomoč mi.hvala vsem.

 
gain.

Izpisanih parasitics ne zmanjša dobiček DC.Ali ste prepričani, da vaš načrt je enak shematski?LVS uspešno vodi?

 
moj LVS je uspešna in da ni napak, ampak kaj je razlog za zmanjšanje dobička DC?ki lahko dejavniki povzročajo padajoči?

 
Nimam pojma, lhlbluesky, žal mi je!Nikoli nisem imela tak problem.
Želel poskusiti in izbrisati iz svojega parasitics postLayout netlist (dolgočasno, vem!), Potem pa simulirajo znova.Morda potem boste morda ugotovili, kaj je narobe.
Srečno!
erikl

 
ampak kako v izbrisati parasitics iz moje postLayout netlist, mislim, da je to zelo težko, kaj je vaše mnenje?

 
Še ena ideja, lhlbluesky:
Ali ste morda uporaba RLC ekstrakcijo?Če je tako parazitske R, bi lahko bili pridobljeni, ki ne bi ovirala LVS (zato, ker je menila, parazitskih), vendar precej dobro bi lahko zmanjšalo dobiček DC (npr. nekateri visoki ohmska povezava med vozlišči v istem dobro).
Samo ugibati!

 
vse druge ideje, pls?Doda 3 minute:i ni uporabljal RLC ekstrakcijo, jaz raba RCC ekstrakcijo.Poleg tega, pridobivanju lahko RLC zmanjša dobiček DC, zakaj?Lahko pojasnite, več?

 
lhlbluesky napisal:

ampak kako v izbrisati parasitics iz moje postLayout netlist, mislim, da je to zelo težko, kaj je vaše mnenje?
 
Zato lahko z visoko ohmska stik povzroči kratek stik med vozlišči?mislim, visoko-ohmska stik se bo štela za odprtim krogom, ni kratkega stika, ok?

 
lhlbluesky napisal:

Zato lahko z visoko ohmska stik povzroči kratek stik med vozlišči?
mislim, visoko-ohmska stik se bo štela za odprtim krogom, ni kratkega stika, ok?
 
capactive parasitics se predvidoma ne bodo spremenili nizke frekvence dobiček ...
vi moči citat r-samo parasitics in nato zaženite simulacijami izpisanih netlist ..
Sumim v r-le simulacije, boste obraz isto vprašanje ...

kot je na mislim, se lahko nekateri upori v signal poti se spreminjajo vaše pristranskosti pogoje in nekaj transistior prihaja iz nasičenja

Za kaliber xrc, obstajajo možnosti, da spremenite v gui ekstrakciji kot r, r c, c R CC ....
katera orodja so u uporabi za pridobivanje?
ali u lahko pripombe iz vseh C * v modelih

 
Hi,

To je zelo čudno videti, da post postavitev in pre-razporeditev dobička ne bodo spremenjene veliko_Običajno, celo spremeniti tako, bo to v delti = 1dB zaradi parasitics R.Lahko se lahko jaz vam predlagamo, da se preveri, da je to osnovno odpravljanje težav.

1) Zagotovite vaše LVS je čist
2) Ali uporabljate isto testbench kakor se uporablja za prelayout?
3) Ali ste dobili približno enako DC napetost na izhodu 1. in 2. stopnji v primerjavi s predhodno postavitev?
4) Prepričajte se, da vplivanje DC in AC = 1, je pravilno nastavljen.

Torej, če lahko zagotovite, te nastavitve tovarna lep, potem premaknete naprej na naslednjo odpravljanje težav v zvezi z obliko ravni kot tisto, kar je drugi predlagali.

Vso srečo,
Suria

 
kot ankitgarg0312 pravi, v r-le simulacije i obraz isto vprašanje, dc pridobili tudi zmanjšuje veliko, prav tako kot simulacijo RCC.šele čas jaz prost dostop C CC simulacija, ni parazitske res, post-simulacijo je skoraj enako kot pred simulacijo.Torej, jaz mislim, da je nekaj motečega res, da povzroča težave.Vendar pa sem se potrudil veliko možnosti za izboljšanje moje postavitev, to ne izboljša na vseh.Res sem zmeden.

poleg tega jaz raba v celoti diferencialno opamp za sc vezja, ko presimulation, celotno vezje resolucija je 14bit, althrough dc dobiček opamp zmanjša veliko (od 98dB do 28dB), glede na predhodno simulacijo, celotno vezje ločljivost za post- simulacije lahko še vedno 11bit, zakaj?Ne verjamem, da je to smiselno.28dB je le 25-krat, jaz ne mislim tako majhen, dc dobiček lahko celotno vezje dosegla 11bit resolucijo, v post-simulacijo.zakaj?lahko kdorkoli izročiti mi nekaj komentar, pls?

in kako najti, ki parazitski upor povzroča dobiček DC zmanjšuje v post-simulacija ali v zasnovi?obstajajo nekatere metode ali načini?to je res zelo nujno, jaz pošteno potreba vaš pomoč.hvala vsem za odgovor.hvala.Doda 1 ur 47 minut:poleg tega se mi zdi nič v post-simulacija (AC) krivulje odziva.zakaj?Kaj je vzrok?moči kdorkoli pomoč mi o tem vprašanju zgoraj, pls?

 
lhlbluesky napisal:

...
poleg tega jaz raba v celoti diferencialno opamp za sc vezja, ko presimulation, je celotno vezje resolucijo 14bit, althrough dc dobiček opamp zmanjša veliko (od 98dB do 28dB), glede na predhodno simulacijo, celotno vezje ločljivost za post- simulacije lahko še vedno 11bit, zakaj?
Ne verjamem, da je to smiselno.
28dB je le 25-krat, jaz ne mislim tako majhen, dc dobiček lahko celotno vezje dosegla 11bit resolucijo, v post-simulacijo.
zakaj?
 
jaz raba PDK, tako, vgrajeno upor v zgornje meje sama po sebi ne bo,, ok?in vse druge ideje?

 
lhlbluesky napisal:

jaz raba PDK, tako, vgrajeno upor v zgornje meje sama po sebi ne bo,, ok?
 
zakaj ne?PDK ne more biti naključno spremenilo, ok?kako razumeti vgrajen upor v zgornje meje sama po sebi podrobno?

 
Jaz bi predlagal, da to grep na vašem parazitski datoteke za vzorec ^ R, da bi našli vse upori, ga preusmerimo v datoteko perl uporabo / tcl / awk, da bi dobili 4. stolpcu iz te datoteke (res vrednosti) razporedite z uporabo unix ukazov .. ...

preverijo, ali vse parazitske upori so v območju dovoljena, lahko zgodi, da lahko pride do mehkega povezavo ali virtualnem povezati vprašanje.(Zagotoviti, da imajo u mehko povezati / virtualno povezavo stikal v ustrezni uporabi za LVS)Dodane po 5 minutah:če zgoraj stvari dont pomaga, potem rešitve bo najbolje za prekinitev problem v manjših peices, začnete raziskuje Glavna notranja vozlišča, in primerjajte z prelayout vozlišč ...

na primer dobili delovne točke napetosti vozlišč v prelayout desings, simlarly dobil op napetosti za postavitev vozlišča post in jih primerjajo videti tako ni določena posebna vozlišča, ki imajo preveč razlike ..

ali

sonda notranjih vozlišč za ac dobiček pred vs postlayout ..
boste zlahka razbrati problem ....

 
Mislim, da vem, kaj bi se lahko dogaja

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Zelo vesel" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Zelo vesel" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Zelo vesel" border="0" />

Vsaj sem imel isto vprašanje, pred in tudi z uporabo stolp 0,18

OK, najprej, kot pravijo parasitics se ne sme spremeniti DC odziv, tako da je nekaj narobe.Predlagam, da narediš ekstrakcijo, vendar namesto R, C ali RC, ne lvs_extract, kaj vam je netlist, da je treba popolnoma enako kot ena od shem, primerjati ti dve leti in boš našel problem ekstrakcijo orodje.

V mojem primeru, problem je bil, da LVS uporablja trik, da prihranite čas: Omogoča skupine tranzistorjev in jih obravnava kot blok, na primer vrat NAND.V mojem primeru, cascoded tokovna zrcala, če so bili pridobljeni kot NAND vrata, tako da povezava ni bila preverjanje in niso bile pravilno povezane.Kaj je treba tukaj storiti je, da se vključi stikalo.Ne spomnim se točno ime, ampak je nekoč nekaj podobnega "ne priključite vrata" ali nekaj thelike.

Mogoče to ni vaš primer, vendar je dobra ideja, da ustvarite netlist od postavitve in jo primerjajte s tisto, izpisanih iz sch.

Srečno!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top