zamuda pri VHDL

[akshay.dhanawade]

je počakati izjava sintetizirani, če ne potem, kako sem lahko počakate nekaj določen čas v eni državi ali zanke?je torej poljuben možnost?

 

[kalaiyarasan]

Čakati izjava se uporablja za čakati na posamezna zanka, vendar je ne sintetizirajo kot v realnem času in strojne opreme ni v nobenem čakati stanju.
Uporabite števec enak, ko boste želeli čakati izjavo za izvedbo.Hranite na povečevanje števec in pisati, če zanke ali pogoj, da, razen če vam števec doseže določeno vrednost je v zanko.

 

[Umair_ali]

lahko uporabite števec ali prenos evidenc ali jih lahko uporabite mux logiko, kot so

if (signal_active)
...............
drugega
..................

 

[jimmy_tag]

čakati izjavo se lahko sintetizira, kot sledi, vendar samo enkrat v postopku, kot sledi:

počakajte rising_edge (CLK);za zamudo boste morali uporabiti ure delilnika, ki deli na vozilu ura freq reči 24MHz vam Zahtevana pogostost reči 1kHz generiranje ure impulza z 1ms časovno obdobje (zamude).

Lahko uporabite kodo sintetizirajo me na mojem blogu.je popolnoma synthesizable.

http://jimmy-embedded-cn-vhdl.blogspot.com/