Xilinx Paketi

[GreenP]

Bi lahko kdorkoli prosim pomoč, kot sem težave, ki lahko uporabi paketa, ki sem ga ustvaril v Xilinx.V paketu pa je navadno ne vratih, kakor bi rad, da bi lahko dobil mojo glavo okrog koncepta oblikovanja paketov in nato za njihovo izvajanje v Xilinx razvoja.Koda uporabljena za paket je prikazan, to je shranjen v datoteki z oznako PJK_my_functions, kodeks o izvajanju paketa je tudi pokazala,
[library IEEE;
Uporaba IEEE.STD_LOGIC_1164.all;
-------------------------------------------------- ----------------------------
paket not_pkg je

Postopek not_gate (a_0: v std_logic; x_0: ven std_logic);

end not_pkg;
-------------------------------------------------- ------------------------------
paket organ not_pkg je

Postopek not_gate (a_0: v std_logic; x_0: ven std_logic) je

začeti

x_0: = ni a_0;

end not_gate;

end not_pkg;]

[Library IEEE;
Knjižnica PJK_my_functions;
Uporaba IEEE.STD_LOGIC_1164.ALL;
Uporaba IEEE.STD_LOGIC_ARITH.ALL;
Uporaba IEEE.STD_LOGIC_UNSIGNED.ALL;
Uporaba PJK_my_functions.not_pkg.ALL;

Podjetje gate_combination je
Port (a_1: v STD_LOGIC;
x_1: ven STD_LOGIC);
end gate_combination;

Vedenjski architecture of gate_combination je

začeti

Z_1: not_gate (a_0 => a_1, x_0 => x_1);

end Vedenjska;]

Napako, da sem se prejme:

Vrstica 17.Dejanski, Signal "x_1, povezanih z Uradno Spremenljivka, Spremenljivka" x_0, ni spremenljivo.(LRM 2.1.1)

Jaz hoteti pošteno všeč biti a košček od nasvetov o tem
Zahvaliti vam vnaprej [/ quote]