vozniških 128 LED uporabljajo FPGA / CPLD

S

sunilkelahatti

Guest
hi,
moj projekt zahteva, da FPGA / CPLD bi morala voziti 128 LED. jaz sem strah, da bi naprava izžgati, toliko LED bi tako pripravijo veliko current.pls moči u pomoč mi jasno v to?
Hvala in zadeva
Sunil

 
Lahko po delih trenutne uporabo skupnih LED multipleksiranje nadzor za LED's.Razdelimo 128 LED v skupini 8 in prikazujejo le eno skupino naenkrat.Seveda multipleksiranje LED zahteva malo več energije kot stabilno, vendar skupni tekoči bo oblikovana manj.Uporaba visoko brightnes LED naprave (ki jih potrebuje nižji tok oddajati dobro svetlobo).Ravno prilagoditi trenutni LED, ki ga ob primernem vrednosti sedanjih omejitev upori (odvisno od barve LED / vrsta in izhodno pad FPGA napetosti in sedanje parametre) Če se po vašem računanje, bo mogoče voziti LED neposredno iz podloge FPGA, dodamo zunanje voznikov (multipleksiranje bo pomagalo pri zniževanju stroškov, ki raztopina).
bis

 
Spoštovani,

hvala za reply.it je res informativen.
gospod, moj projekt je malce zapleteno.Imam okoli 128 LED in LED vse te morajo biti povezana z FPGA / CPLD zatiči pomočjo primerne Resisters neposredno.kot si rekel vse te 128 LED so razporejeni v 16 * 8 fasion.i začnete hranjenje podatkov iz prvega stolpca in nato drugi stolpec in nato nadaljujte, dokler jaz pridem 16. column.the posamičnih podatkov za katero koli stolpec je treba ohraniti, dokler i krme nove podatke v njih.to pomeni .. ga, ko sem dosegel 16. stolpec, i bo vožnja vse 128 LED je ob času, s FPGA / CPLD....at te točke, če sam LED porabi 20mA toka, nato pa skupaj tok, ki bo 20mA * 128 = 2.5A.which mislim, da je prevelik in naprave lahko spali out.my projekta spec pravi, da jaz ne bi smeli uporabljati diskretnih IC je kot vse druge ključavnice, vozniki ali muxes.

pls moči u pomoč mi jasno?

Hvala in zadeva
Sunil k

 
Zakaj ne poskusite uporabiti tranzistor na izhodni pin vašega FPGA kot tranzistor lahko traja več tok, ki vaš FPGA.

 
Lahko poskusite z uporabo pull-up vezja / pufrom, da vozite svoj 128 LED.Ali uporabo odprtega tranzistorji zbiralec.na ta način boste rezultate ne bo oblikovala toka od FPGA.odprta zbiralec Q je lahko nekaj energije do 30 vatov.Samo pazite na vhodno / izhodne zahteve tranzistorjev in vaše FPGA / CPLD.druga možnost bo uporaba PIC naprav, ker so lahko multipleks, čeprav bo to zahtevalo dodatne strojne in programske opreme.Upanje to pomoč.

 
Mislim, da je najboljša rešitev je bila dana druga delovna mesta in je multipleksiranja.
Pokazalo se je vezje bolj enostavna in porabijo manj linij.
Lahko skupino vodi in aktivirati z tranzistor na primer, če mux frequancy je visoka ne boste notest utripa.
uporabo CPLD vožnje vaš vodil, je problem, ker s 5 vodi ali pod vodstvom 10 je možno, vendar če vi activate več vodil imate courrent težave in ste spali napravo.
Preprost primer za 10 7 segment zaslona z uporabo mux
Šele raba 17 prog in s spremembo uporabo kolega, na primer vas encript 10 vrstic v 4 z uporabo hex koda za aktiviranje
Uporaba direktni pogon rabim 70 vrstic in 10 bcd 7 segmentov dekoder

Glede
Oprostite, vendar morate prijavo na ogled te priloge

 

Welcome to EDABoard.com

Sponsor

Back
Top