Višja hitrost problem

[mpatel]

Hi, sem se uporabljajo za načrtovanje FPGA ob 125-170 MHz. Zdaj vprašanje je, če sem nadgraditi zasnovo z večjo frekvenco 900 MHz et povedati, kakšno krizo moram ravnati? Kaj bi bilo kritičnih vprašanj in kako jih lahko reši?

 

[Yun Lin]

PCB za visoke hitrosti IO je ključnega pomena in tudi IO z FPGA je pomembno.

 

[bulx]

Govorimo o FPGA čip sam, svoj kompleks vezja (multpltier, velika seštevalniki, barrrel preklopniki, itd), ne bo sestal časa. Moraš najti način za njihovo cevovodov. Na th obveznosti obveščanja, bi lahko imeli težave, da izpolnjujejo vhod čase (lahko pa se vaše obveznosti obveščanja ostanejo nespremenjene). Ne vem, če lahko sedanji blazinice FPGA sprejeti uro na 900MHz (spet lahko vaša notranja ura) Skrajno, korak zdi, da je res preveč velik, da se doseže s samo ponovno zagnati. -B

 

[snake_eyes]

Strinjam se s BULX, skakanje od 100 MHz do 900 MHz, je skoraj nemogoče samo z ponovno zagnati ob dejstvu, da je tehnologija silicij enake ali skoraj enake. Icreasing frekvenco, da je veliko ravni, lahko zahteva, re-design, tudi nekaj arhitekturnih sprememb pri oblikovanju. Doseganje 900MHz na FPGA ni zelo lahka naloga .. to bo zahtevalo zelo previdni arhitekturno zasnovo sistema.

 

[funster]

programirati, ker se je povezava FPGA zelo velike zamude, tako da mislim, da ne morete uporabljati FPGA za dosego tako visokih hitrosti, pravijo 900MHz. lahko pozoren floorplan za izboljšanje zgoraj problem (dal v zvezi logika blizu skupaj lahko pomagali). Lep pozdrav [quote = mpatel] Zdravo, sem se uporabljajo za načrtovanje FPGA ob 125-170 MHz. Zdaj vprašanje je, če sem nadgraditi zasnovo z večjo frekvenco 900 MHz et povedati, kakšno krizo moram ravnati? Kaj bi bilo kritičnih vprašanj in kako jih lahko reši? [/Quote]