Verilog synthesizeable izvajalci

N

naizath12

Guest
je <<(levo izmeno) in>> (desno izmeno) bitni izvajalci synthesizeable???

 
je synthesizeable.
<<3 dobro deluje.
<<b ni priporočljiva in bo uporabila preveč virov.

in bi lahko uporabite to: ([05:00], 3'b0)
je enaka za <<3

 
Da, to je synthesizable pa ni dobro za čas.Uporabiti metode prejšnjega plakat predlagal.Verjetno je treba uporabiti velike izjavo primeru vključiti vse možne vrednosti premika, čeprav.

- Hung

 
FVM napisal:Citat:

Da, to je synthesizable pa ni dobro za čas.
 

Welcome to EDABoard.com

Sponsor

Back
Top