Synopsys DC Library vprašanje

[sampham04]

Hi, V synopsys DC Poskušal sem analiziranje in pripravo dve datoteki imam takole: analiza-f Verilog lib/GSCLib_3.0.v analizirati-f Verilog src-Trojan-free/uart_scan.v izdelati UART vendar sem dobil naslednje opozorilo: Informacije: Building oblikovanje "udp_mux2". (HDL-193) Opozorilo: ni mogoče najti zasnove "udp_mux2" v "delo" v knjižnico. (LBR-1) Informacije: Building oblikovanje "udp_dff". (HDL-193) Opozorilo: ni mogoče najti zasnove "udp_dff" v "delo" v knjižnico. (LBR-1) Opozorilo: Design "UART" je nerešen reference '3 '. Za podrobnejše informacije, uporabite "link" zapoved. (UID-341) vem, da udp_mux2 and udp_dff so primitivnih v lib/GSCLib_3.0.v zato ne razumem, zakaj jih ni mogoče najti. Ali naj se analizira datoteka drugače? Ali je to opozorilo, da sem lahko kar ignorirati? Hvala!

 

[kornukhin]

Knjižnica gradnikov (AND, OR, NOT, DFF ...) bi bilo treba v Liberty (. Lib) format. Mislim, da morate: - nastavite GSCLib_3.0.lib kot link_library - ne analizirajo GSCLib_3.0.v

 

[sampham04]

Razlog, da sem moral analizirati datoteko GSCLib_3.0.v je zato, ker datoteka uart_scan.v, ki sem jih bil sintetizira v Cadence. Vse knjižnice primitivnih da Cadence uporabi so v datoteki GSCLib_3.0.v. Z uporabo te datoteke lahko normalno (in, ali, ne, dff ...) gradnikov, ki se uporabljajo v datoteki uart_scan.v ugotovila, razen za UDP, da sem že prej omenil.

 

[kornukhin]

RTL Compiler (od kadence), prav tako potrebuje. Lib datoteko za sintetiziranje.

 

[sampham04]

Ja, mislim, da kdor sintetizirani vezje v Cadence uporabiti. Lib datoteko, zdaj pa sem se poskušal uporabiti to Cadence sintetiziranih kode z orodji synopsys imam, ker sem ne poznajo Cadence. Oseba, ki knjižnice v Verilog kodo, tako da opredelitve modulov, ki so Cadence uporablja na voljo. Jaz sem samo, ki imajo težave pri pridobivanju uporabniško določene primitivnih v knjižnico, da je dizajn Compiler gleda. Obstajajo definicije modulov, ki opredeljujejo vse finim in najbolj oddaljene regije se uporabljajo, ter z analizo datoteka lib/GSCLib_3.0.v se te opredelitve, uporabljene v datoteki uart_scan.v v Design Compiler. Zaradi neznanega razloga, za razliko od modulov v GSCLib_3.0.v, so uporabniško določene primitivnih ne doda kot modeli v knjižnico, tako da jih je mogoče najti pri pripravi uart_scan.v.

 

[kornukhin]

Razumem vaš problem, ampak DC potrebuje čas in funkcionalne informacije. Lib. Tudi če ste nekako našli udp_mux2/udp_dff Verilog izvorne kode ne morete sintetizirati vaše modul ali pa čas analize ali moči, analiza, ki uporablja DC. Verilog datoteke, ne vsebuje vseh potrebnih informacij. Poskusite najti GSCLib.lib znotraj Cadence imenik namestiti.

 

[wsong0210]

Poskrbite, da bo iskanje poti so * tu * pomeni vse oblikovanje knjižnice ste jih analizirali.

 

[sampham04]

Torej, če se mi zdi, da je. Lib datoteko s časom in informacijami moči, analiza pa sem tudi, da je v knjižnico in da bo delo? Bi sem ga analizirati, da ga vključite v knjižnico ali moram uporabiti drug ukaz? Imam. SDF datoteke, da se je čas informacij, vendar mislim, da bo link_library samo. Db datoteke.

 

[kornukhin]

. Če želite ustvariti datoteko db, kar potrebujete: 1. Odpri DC 2. read_lib gsclib.lib 3. write_lib gsclib-o gsclib.db Za uporabo določenih target_library gsclib.db določene link_library {* gsclib.db}