M
macron
Guest
halo vsi,
imam design delta ADC sigma.
FFT rezultate tako "Matlab" in "veriloga" in "veriloga_sw & mos_amp" je v redu.
če veriloga sw se spremeni v CMOS-sw,
dc vrh hrupa se pojavijo, in neodvisno od števila FFT točke.
1/R_sw/C_s ~ = 6 * (2 * pi * f_sample).
moja angleščina je zelo slaba,
hvala za vašo pomoč!Doda 8 minut:kako naložiti sliko?
imam design delta ADC sigma.
FFT rezultate tako "Matlab" in "veriloga" in "veriloga_sw & mos_amp" je v redu.
če veriloga sw se spremeni v CMOS-sw,
dc vrh hrupa se pojavijo, in neodvisno od števila FFT točke.
1/R_sw/C_s ~ = 6 * (2 * pi * f_sample).
moja angleščina je zelo slaba,
hvala za vašo pomoč!Doda 8 minut:kako naložiti sliko?