Ring Oscilator uporabljajo SCL?

M

mohazaga

Guest
Živjo,,, uporabljam Logic Source nekaj inverter oblikovati prstan osc. , Jaz raba Razavi konfiguracijo (opisano v "Oblikovanje IC za Optical Comm -. PP174), ampak jaz didnot dobili nihanja signala uporabim organizacij za vodenje projektov kot tovor upori (ozemljen), sem poskusil s prim bais sedanje in WN / Wp velikosti, vendar ne?.. Rezultat? imaš poljuben pomoč? prosim. hvala
 
Prvič, morate prepričati, da je dobiček dovolj velik za oscillaton. Potem ko zaženete simulacijo, morate določiti majhen korak čas. Prav tako je začetnih pogojev je koristno za simulacijo osc
 
Živjo,,, hvala za odgovor, sem iz začetnih pogojev na 0, ampak jaz ne, t dobili nihanja. Dobiček mora biti velika, tako za SCL, je obremenitev ozemljeno bazo organizacij za vodenje projektov. Kako povečati dobiček? če bomo spremenili W / L za upravljanje projektov, bo izhod Vswing izvede. (Glej ckt Razavi 6,12 (opisano v "Oblikovanje IC za Optical Comm -. PP172 -.? Spremembe odpornost na organizacij za vodenje projektov) Če bodo spremembe W / L na NMOS učinek pobio stopnja izhodnega signala lahko pomagate prosim čaka hvala
 
poskusite povečati tok v rep, bo porabijo nekaj več moči khouly
 
poskusite uporabiti 4 fazah obrnil s signali v zadnji fazi khouly
 
Živjo,,, sem poskusil uporabiti 4 SCL celice z obračanjem vhod na zadnji stopnji, ne pa tudi nihanja? Uporabljam naslednje vrednosti za Inv Wp SCL = 3 * 220n m, WN = 40 * 220n m, Lp = 2 * 180N m, Ln = 2 * 180N m, Ali je = 50uA. tahnks, čaka
 
Kaj je tehnologija ne u uporabo? in tryto povečanje rep trenutno khouly
 
nastavite začetne pogoje, tako da je napetost razlika med POS terminalov in neg
 
Živjo,,, jaz raba 0.18u proces. Sem iz začetnih pogojev, da nič v iput z thr obroč (prvi SCL), tudi jaz increse rep trenutno ne pa tudi nihanja? tako da, hvala in čaka
 
preveri ta projekt sem to storila z ADS, z uporabo TSMC 0,18 RF lib, i nimajo dostopa do kadence zdaj Khouly
 
Živjo,,, hvala, vendar nisem imel ADS, tako da lahko u pisati ur korake v poročilu, da bom lahko sledite, da dobite rezultat. hvala, čaka
 
hi preverite priloženo sliko, sem videl v shematski ur, da bi u zamenjati VOF in VOT med seboj, bi moralo biti to sliko
 
Živjo,,, hvala, da je povprečna moram izmenjavo vhode za vsako SCL (VOT-to-VF) v moji CKT. No, sem, da je z 0-začetnih pogojev na vhode, da se najprej SCL (ven signal), vendar žal brez nihanja:?: Hvala & waithing Wp = 3 * 220n, WN = 10 * 220n, Lp = Ln = 2 * 180N & Je = 100U. sim. SCL Ring
30_1176718804.jpg
Output
39_1176719597.jpg
 
Živjo,,, sem revers enkrat u vprašal (Out signal), rezultat v naslednji sliki
20_1176726099.jpg
thankx, čaka
 

Welcome to EDABoard.com

Sponsor

Back
Top