Razlika med simulacijo in sintezo

[taoshen]

kaj je diffenerce obstajajo med simulacijo in sintezo?

 

[craftfox]

Imajo različne predmete. Simulacija lahko preverite čas kroga. Sinteza lahko izhod netlist.

 

[kilone]

Od pogled SW oblikovalcev, Simulacija procesa je ti kot debugging proces, medtem ko Sinteza proces je ti kot sestavi-link-make proces. Kaj več, Sinteza proces je ključna točka EDA tehnologije, ki omogoča avtomatsko proces je mogoče, in tudi zanimivo ...

 

[masai_mara]

Simulacija preverja funkcionalnost zasnove in sinteze je izvajanje modela v na dejanske strojne opreme.

 

[delay]

Simulacija pride za sintezo. Načrt mora najprej sintetizirati pred simulacijo.

 

[dinnu]

Hello razlika med simulacijo in sintezo je preprosta Simulacija ni nič drugega kot tisto, kar nikoli pričakovati logično funkcionalnost preverjanja v svetu Hardware, s jasno glede na dejansko časovno razporeditvijo vprašanja, tj neto zamude in ckt zamude, kjer je kot sinteza je pravzaprav ciljanje vaše funkcionalno precej logično preverjene zasnove do proplerly usmerjene tehnologije, kot so 90nm tehnologijo itd Po sinteza lahko preverite, da je karkoli funtionality ste pričakovali dosegli z repect vsem realnost deviced mestu treba bolje pojasniti, lahko stik z mano

 

[Usman Hai]

SINTEZA je povezana z arhitekturo ur Target devive. SIMULACIJA je le preverjanje ur logičnega oblikovanja Thanks Usman HAI

 

[tochaHCM]

[Quote = takoj] Simulacija pride za sintezo. Načrt mora najprej sintetizirati pred simulacijo. [/Quote] Ni res. Zanesite se o tem, kaj kralj simulacije pa govoriš

 

[tochaHCM]

Na kratko: Simulacija je preveriti, ali bi delo, kot smo nameravali sinteza je prenesti oblikovanja v naslednjo raven abstrakcije. za examle od RTL ravni do ravni vrat

 

[jitendra]

Simulacija je preveriti vaš design. Tako je prvi korak po tem, ko se naredi vaše oblikovanje in kodiranje. To je povsem software dejavnost, kjer boste potrdili svoj oblikovanje z uporabo simulatorjev, kot ModelSim. Ta korak se imenuje tudi kot funkcionalno simulacijo. Ko ste preverili svoj design, morate ciljno vaš design v strojno opremo. Tako da boste morali spremeniti vaš RTL v raven oblikovanja vrata. Sinteza je razdeljen na tri korake: Prevajanje, optimizacija in tehnologijo Mapping. Prevod: RTL, da netlists gate ravni. Optimization: tehnološko neodvisen logike ravni optimizacije za zmanjšanje strojne opreme za zahtevane funkcionalnosti. Tehnologija Preslikava: tehnološko neodvisen netlists se spremenijo v odvisna od tehnologije podjetja. Sinteza orodij storiti vse te korake. Designer mora navesti optimizacijo omejitve, ki sintezo orodje poskuša izpolniti. Po sinteza je še ena simulacija se imenuje Timing simulacije. Lahko se izkaže, težko za prvič, vendar boste to razumeli, kot si študija več o tem. Morda ne boste seznanjeni z nekaterimi pogoji, vas prosimo, da zaprosijo katerega koli dvome. Regards, Jitendra.

 

[gaonkc]

sinteza je prenos RTL kodo za raven vrat. simulacije je, da se preveri, ali RTL funkcijo vrata ravni.

 

[ashishjindal76]

hi ljudje razlika med simulationa in synthesys je, da je v simulaciji smo r lahko preverili pričakovanih rezultatov v določenem času, za katerega smo napisali RTL kodo, medtem ko synthesys pomeni uresničitev RTL kodo v fizični vod iz standardne knjižnice availble . Ashish

 

[SphinX]

Salam VSE, [color = red] zamude napisal, [/color]

Simulacija pride za sintezo. Načrt mora najprej sintetizirati pred simulacijo.

Dejstvo je, da sta dve vrsti simulacije 1 - vedenjske (funkcionalna), simulacije, ki se izvaja pre-fit (pred sinteza) 2 - Timing simualtion, ki se izvaja post-fit (po sintezo), da je dosegla potreben čas. Sinteza je proces oblikovanja RTL pretvoriti HDL na ravni netlist Gate, potem optimizacijo in map to netlist po prodajalcu technolgy. Bye Sphinx

 

[delay]

Nisem zavaja tukaj. Veliko literature se nanaša na funkcionalno simulacijo, ne da bi sintezni kodo. Vendar pa je to lahko dober način za doživetje oblikovalec, ki je simuliranih podobne module v prejšnjih modelov. Morda ne bo necessarliy pametno, da preživijo čas na funkcionalno simulacijo pred sintezo saj konec koncev, če je začetna sintetizirani vezje je slaba na področju ali hitrost, nato pa večjih delov kode se bo ponovno napisal, čeprav je videz funkcionalno pravilno. Zato zgodnji post-sinteza je priporočljivo, da vidite, kaj so pričakovani rezultati.