Projektiranje nizkih moči CMOS Operativni amlifier za uporabo kot analogni buffer izhod

[morabian]

Bi lahko nekdo, dajte mi predloge za oblikovanje CMOS analogni izhod pufru z naslednjimi omejitvami? Poraba energije: 90 dB za nizke frekvence CMRR:> 90 dB PM:> 60 ° za 10 pF CL Process: 0,18 um

 

[morabian]

Jaz sem samo zmeden, koliko fazah naj izberem, ki topologija, ker moram upoštevati porabe energije preveč ..

 

[morabian]

Pozdravljeni še enkrat, obstaja način, da sem lahko izračunajo L, W za zahtevano ojačanje? Nekateri iteracij Poskušal sem ti ga omenja PE Allen pa res ne delajo z modeli: (

 

[drknownothing]

Zdi se, kot najbolj osnovni en par fazi diferencialom s sedanjih ogledalo obremenitev enojno topologija izhod bo zadostovala za vaše zahteve.

 

[adix]

dobiček zahteva zdi, da je precej visoka ... mogoče bi lahko zloži cascode bolje.