problem z o primeru v VHDL

če je eden od izhodov je '1 ', morate prepričati vseh drugih izhodov, so '0';
 

Welcome to EDABoard.com

Sponsor

Back
Top