Pomagaj mi s programom za-bitni komparator 2 v VHDL

[fm_com_28]

Spoštovani,

Želim design 2-bit primerjavo z uporabo VHDL, ki traja dve nepodpisani std_logic_vectrors A in B in daje bitov L, G, E, kjer je

L = 1, če je <B
G = 1, če> B
E = 1, če je A = B

tako da, če lahko ena mi pomaga pri iskanju program za to oblikovanje,
glede

 

[nand_gates]

Njena zelo enostavno!
Za bolj splošne enkratno uporabo modela glej list za CD4585.

Koda:

knjižnica IEEE;

uporaba ieee.std_logic_1164.all;Podjetje je primerjalnipristanišča (

: V std_logic_vector (1 downto 0);

B: v std_logic_vector (1 downto 0);

L: od std_logic;

G: ven std_logic;

E: ven std_logic);end primerjavo;arhitektura vedenje o primerjalni sezačne - vedenjeproces (A, B)

spremenljivka G_tmp: std_logic;

spremenljivka L_tmp: std_logic;

spremenljivka E_tmp: std_logic;

začne - postopek

G_tmp: = '0 ';

E_tmp: = '0 ';

L_tmp: = '0 ';

če> B nato

G_tmp: = '1 ';

elsif = B nato

E_tmp: = '1 ';

drugega

L_tmp: = '1 ';

konca, če;

G <= G_tmp;

E <= E_tmp;

L <= L_tmp;

koncu postopka;end vedenje;