Opozorilo: Najdeno ura skrajni čas, kršitev na 544,19 ns na register

[Zhanhe Tuo]

Jaz simulirajo moj Verilog kodo z quartus II, in kaže Opozorilo: Found ura skrajni čas, kršitev na 544,19 ns na register "| Led_Display | LED_DATA2 ~ reg0". Ali bi lahko kateri koli od rešitev tega problema prosim.

<span style="color: grey;"><span style="font-size: 10px">---------- Post doda na 08:55 ---------- Previous post je bil na 08:53 ----------</span></span>
To je moja koda, hvala, vedno @ (posedge CLK) začeti i

 

[mrflibble]

I simulirajo moj Verilog kodo z quartus II, in kaže Opozorilo: Found ura skrajni čas, kršitev na 544,19 ns na register "| Led_Display | LED_DATA2 ~ reg0".

Ali je to setup / imajo kršitev morda? Kakšno frekvenco ure uporabljate v simulacijo?

 

[Zhanhe Tuo]

Ura obdobje je 10ns

<span style="color: grey;"><span style="font-size: 10px">---------- Post doda na 10:04 ---------- Previous post je bil na 09.: 59 ---------- </span></span>
Hvala. Ko sem spremeniti uro obdobju v 100ns, se zdi v redu zdaj.

 

[mrflibble]

Kot težav, kaj pa če vam bo, da je ura obdobju 100 ns, ne čudežno izgine, ali pa boste še vedno zaslužiti isto vrsto napak? Morda boste morali zagnati simulacijo malo dlje ...

 

[Zhanhe Tuo]

Hvala vam.

 

[mrflibble]

To bi potem kaže na to setup / imajo kršitve. Kaj lahko naredite, je pogled na statično poročilo čas in videti, kaj dela, zlasti je vzrok temu. Plus, če je to LED stvari se v resnici dogaja z LED, potem bi 100 MHz clock je malo bolj vseeno, tako da bi morali teči, da se del oblikovanja pri 10 MHz bi bilo nobenega problema nekako ...