Non-blokiranje Prirejanje primer: Synthesize tri D-flip-flop

Z

Zhanhe Tuo

Guest
Oprostite, kaj različne med dvema vedno spodaj: Ne gre za blokado Prirejanje primer: Synthesize tri D-flip-flop vedno @ (posedge CLK) začeti reg1
 
[Url = http://www.asic-world.com/tidbits/blocking.html] blokiranja in blokirnega V Verilog [/url]
 

Welcome to EDABoard.com

Sponsor

Back
Top