Napake v IC50 simulacije v zvezi z tranzistor parametre

[zrl]

Jaz sestavljajo schametic z analoglib komponent. ko sem simulira vezje, pa mi je dal napake na parametre transistor modela, ki prazne ali ni nastavljena. Nisem je W in L v nepremičnine mos tranzistor je. Mi lahko kdo bo vodil skozi del schametic-skladatelj za pravilno simulacijo?? Sem simuliranih vse v redu, v šoli z IC4.XX hvala veliko.

 

[hqqh]

Hi, navedite celotno sporočilo o napaki. Eden od možnih napaka je, da je model knjižnica pot ni nastavljena pravilno v okolju analogni design. vendar je treba podrobne informacije o napaki. pozdrav, hqqh