Multisource napake med sintezo

[karper1986]

Zdravo prijatelji, imam nekaj težav v sinthesis: //////////////////////////////////////// / / / Ste vedno nekaj izjavo: Vedno @ (readmem_en ali dd_bfp_out_a ali dd_bfp_out_b ali dest_bank) začeti if (readmem_en == 0) začeti if (dest_bank == 0) začne regbankone [DDDD_RS1] = dd_bfp_out_a; /////// ///////////////////////////////////////// To je problem regbankone [DDDD_RS2] = dd_bfp_out_b; konec if (dest_bank == 1) začne regbanktwo [DDDD_RS1] = dd_bfp_out_a; regbanktwo [DDDD_RS2] = dd_bfp_out_b; konec konec konec ////////////////////// ////////////////////// In še vedno izjavo: Vedno @ (posedge CLK) začeti if (en_fft == 1) začeti / / reset vse signale tukaj DDDD_RS1

 

[dcreddy1980]

Če pogledamo ur kodo, dont zakaj bi "readmem_en == 1" pod pogojem, preverite, za druge vedno blokira ali najbolj varno je, da bi v logiko, da trenutni vedno bloka (ki je telebnil). Povedano preprosto, odstranite ur combo logike zunaj, in naredi, da bi se sam vedno blok, ki je telebnil. z zgoraj navedenimi spremembami, boste morda morali dodati cevovod fazi za vsako sselect signal ali podatkov signale ali tako .. da preverim, boste morda vprašali, zakaj ne moremo imeti dve vedno bloki za combo in drugo za flop. Razlog je preprost, če mi daš več slik oziroma informacij o tem, kako bo vaš valovno izgledal in funkcionalnost. Mi lahko napišete logike tak način, da ste dont so to multisource konflikt. Dovolite mi, da vem, če imate kakršnakoli vprašanja. Regards, dcreddy

 

[karper1986]

Hi dcreddy1980, I `ve poskušal storiti, vendar na izhodi I` ve različnih vrednosti, ki jo želim. Zdaj ne vem, kako to storiti točno. Mogoče, če sem ti poslal celotno kodo, mi boš ti povedal, kako je to videti. Lep pozdrav, Karper.

 

[dcreddy1980]

Da, pošljite mi kodo in časovni diagram, bo težko ugotoviti, kako naj o / p izgledal