matlab za VHDL

R

ragabs

Guest
Dragi prijatelji

je torej poljuben orodje za pretvorbo samodejno matlab datoteke (datoteke m) v VHDL datoteko (VHD).

mimo za pomoč

 
<a href="http://www.komputerswiat.pl/nowosci/programy/2010/32/photoshop-express-dla-kolejnych-urzadzen.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/2010/227/1341094/photoshop-express-zaj.jpg" /></a> Adobe wydało "prostszego" Photoshopa dla iPada oraz iPhone'ów, natomiast użytkownicy Androida otrzymali aktualizację.<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/cce88f1/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/78867763988/u/0/f/491281/c/32559/s/214862065/a2.htm"><img src="http://da.feedsportal.com/r/78867763988/u/0/f/491281/c/32559/s/214862065/a2.img" border="0"/></a>

Read more...
 
to je nemogoče.v MATLAB7 lahko za izvajanje filtrov za VHDL samo.in lahko za preizkušanje svojega modela, na VHDL v MATLAB z zunanje orodje (ModelSim ali Aldec)

 
Nemogoče?Kaj pa ta izdelek: http://www.accelchip.com/?
Imam ne preizkušen četudi, vendar me zelo zanima.Ali kdo ima več podrobnosti o tem?

 
Imate tudi sistem Xilinx's Generator.Test algoritme v Matlab nato
njihovo izvajanje v Xilinx FPGA.Ne vem, če vmesne datoteke so HDL ali Edif.

 
OK ..SIT DOWN prosim ..MATLAB je zelo preprosta zaporednih JEZIK IN VHDL je zapleten (močno tipkal) PARALLEL LANGUAGE. CONVERTER SO WHATEVER od enega do druga rešitev tega VIDIKI SO ni ravno CONVERTER ALI TRANSLATOR VENDAR SINTEZA ORODJE ..Se izkaže, da ACCELCHIP je izdelek, ki so nastali kot prevajalnik MATLAB na univerzi.
VENDAR SE NE KOT MAGIC, kot se mu zdi. Razlog je, da MATLAB proizvoda odvisno LOT NA KNJIŽNICE ni zapisano v JEZIKA MATLAB, vendar v C zaradi hitrosti. Torej ni niti MATLAB CODE AVALAIBLE. ZA PRIMER JE FTT () funkcijo.KAKO SO TO CONVERT TO VHDL nekaj, kar sploh ni napisani MATLAB.DOBRO IZVEDBO je le protivrednost v ACCELCHIP so knjižnice. TODA. Kako izvajati VSE BO ogromne količine FUNKCIJ MATLAB ... dobro je to VZELI LET
SO IF YOU GO AND SEE ACCELCHIP KNJIŽNICE (SOLD SEPARATLY PARTIJE $ $ $). Videli boste vse, da se lahko opravi s MATLAB LANGAUGE SO FAR

Na zdravje

 
I dont mislim, da matlab za VHDL konverzije je koristen zato, ker oblikovanje metodologijo vrednotenja VHDL je zelo težka in vzporedno.
Matlab je namenjen za preizkušanje in simulacije, medtem ko je aa strojne opreme VHDL opisni jezik in je tudi odvisno, kako izgleda vaš zlasti sintetizatorju VHDL kodo.

-Best regards

 
VHDL ni bil zasnovan kot le elektronsko opis strojne opreme jezika, dokaz, da tam ni niti osnovnega pojma .. registra se uporablja predvsem kot nowdays kot opisom strojne opreme. VHDL je bil zasnovan, da se splošni simulacija namen jezik. . je zaidejo za simuliranje vseh vrst sistemov. mehanski, pnevmatski .. ampak danes je večinoma uporablja v elektronski strojne opreme ..vendar ni bila zasnovana neposredno prav to.
Last edited by eltonjohn na 02 Aug 2005 18:02, edited 1 v času celotnega

 
ni primeren za strojno oblikovanje z uporabo orodja za matlab za VHDL.
čeprav obstaja nekaj orodij za to.
strojna design je popolnoma drugačen od aritmetične raziskav.

 
Mislim, da obstaja nekaj zmede med ljudmi.
delo v Verilog in VHDL je zelo drugačen in ključna je oblikovanje metodologije strojne opreme, ki zahteva veliko spretnosti za projektiranje modelov in digitalne logike in vsake pretok podatkov in register je drago.
-Regards

 
Pozdravljeni, dragi prijatelji, sem študent projektu izgradnje pretvorbe pripomoček za izvajanje kode pretvorbo iz MATLAB v VHDL.Imam sedaj pogruntal, da bi
od. mdl to. RTW, ki jih v realnem času in nato še iz delavnice. RTW z oznako C, ki ga prevajalnik uporabo ciljnega jezika. TLC datotek.

Ampak jaz ne vem, zakaj kodo C, ni dobil zberejo in izvedel "mbuild" ukaz.Vsak predlog kako teči oznako C v MATLAB.

Kakšne so pretvorbe javne gospodarske službe so doslej na voljo za ta projekt?Ali se vsako sklicevanje delajo to!Prosim, ne omenjajo tezo PDF in vse tiste stvari teoretično.Rabim praktičen način ven.

Ali so vsi bloki v MATLAB zamenljivih v VHDL?I don't think so.Kaj misliš?

Glejte me, če kateri koli VHDL C do konverzije koristnosti je znano, da ste.

Bye bye.Bolan 'obstati hvaležen dobiti kakršne koli koristne informacije od vas dobro ali slabo.

 
Pa vendar je to orodje deluje le za kode in pretvorbo v okviru izvedbe morda ne bo za vsako uporabo, ker osnovna Ideolgy zadaj VHDL ali VERILOG ni kodiranje logiko, ampak logike Design, pretok podatkov, zamud, itd, in če nekdo meni, da vse te v MATLAB preveč potem bo lahko pomagal, ampak zakaj konverzijo kdorkoli bo storila vse to v njegovi code Matlab ..............

-Regards

 
Glej Tyder (www.tyder.com)

Njihova programska oprema ustvarja VHDL za filtre, FFTs itd ...

ONEoverT Digital Filter Designer in Tyd IP-Code Generator
To je zelo ugodnih cenah in zelo dobro.

Bob

 
ragabs,

Osebno sem preizkušen tekmovanje v teku načrtovanje v VHDL uporabo ModalSim v5.x in testiranje moje motivom na Matlab o (1), projekt za obdelavo slik in (2), avdio projekt predelave v preteklosti.

Ne verjamem, da obstaja še konverzijo orodje od Matlab do VHDL, ki je na voljo na trgu.Ampak mislim, da bi lahko nekateri in-house orodij v nekaterih podjetjih, ki ne ta.

Slišal sem za pot od starih prijateljev v industriji ASIC.Kaj so naredili je bilo dejansko spreminja lang C izjave v vašem. C datoteke in jih izvajati v procesu izjavo. VHD za ohranjanje narave zaporedne, če ne želite, sočasno nekatere izjave, ki v resnici ne zgodi v C.Dodatne viewpoint
============

Jaz sem videl pristranska sodba proti VHDL.To ni zelo etičnih, da bi, zlasti v inženirsko prakso.

Na prvem mestu, VHDL in Verilog sodeluje s približno abstrakcije v skupni vrednosti, čeprav VHDL cilje več abstrakcije ravni sistema in Verilog bolj na ravni abstrakcije vezja.

Moram poudariti dejstvo, da sta VHDL in Verilog izvira iz ZDA, čeprav ZDA, se zdi, da raje vsiljene Verilog ker je Evropa raje VHDL.

Vzemi, upoštevajte, da IEEE Circuits and Systems Society ima svoje redno začenja spreminjati stran od Verilog za VHDL v zadnjih letih pa dejstvo, Verilog je zelo ločiti od visoko podporo, ker sistem je arhitektura premika v smeri konvergenčne visoka in nizka.

Prav tako sem videl IEEE članov, ki so hardcore Verilog, predvsem iz ZDA, začenja omiliti v zadnjih letih, ko je VHDL videnje pomena z razvojem v Evropi in Daljni vzhod, zlasti ko gre za razvoj CAD EDA orodij , orodij za modeliranje, sintezo orodja, na visoki ravni jezika capatibility itd VHDL je morda edini HDL, ki jih uporabljamo, ali vedo, da je mogoče premostiti vrzel med nizko raven vezja in visoke ravni jezika.

Zato mislim, da je čas, ne da bi pri osebnih sodba proti VHDL, kljub temu je dolgo tradicijo, kjer koli ameriški grem.Vedno sem slišal diskriminacije mnenja, ko moji prijatelji in grem na konferencah v članicah.Vem, da Američani se zdi, da ni všeč VHDL zelo veliko.

No ...Tako VHDL in Verilog so jeziki, ki mu pomagajo pri reševanju problemov v strojni industriji, ni kaj za nas, da trdijo več.To je po mojem mnenju, da podprejo etično inženirsko prakso.

Ena stvar, ki note.Ugotovljeno dejstvo, da je VHDL je težje kot mojster Verilog, ki temelji na statističnih podatkih v izobraževanju inženiringa.Mnogi akademski profesorji tudi mi je povedal, da se učenci učijo Verilog bolje kot VHDL.Torej se ne pritožujejo nad VHDL, če ne morete ga mojster.Če lahko tako veliko inženirjev ročaj VHDL, zakaj ne?Samo morali preživeti več časa za učenje je dobro.Ne krivim ga.

 
Njegova mogoče spremeniti matlab koda za Verilog ali VHDL.
Pravzaprav lahko načrtovanje sistemov, neposredno iz Matlab.Za to boste morali uporabiti orodja, kot so System Generator za DSP ali AccelDSP iz Xilinx.Sistem deluje s generator Simulink.
Njena prav tako mogoče uporabljati HDL modelov z Matlab.Thats preveč poteka prek sistema Generator & Simulink.
Xilinx se dejansko nanaša ta orodja za implementacije DSP.

Preizkusite to povezavo

http://www.xilinx.com/products/design_resources/design_tool/index.htmhttp://www.xilinx.com/ise/optional_prod/system_generator.htmhttp://www.xilinx.com/ise/dsp_design_prod/acceldsp/index.htm
 
Nikoli!
Domena za VHDL je v digitalnih elektronskih vendar MATLAB m files heve zelo veliko navada skoraj na katerem koli področju science.So je mogoče spremeniti obliko m pila v VHDL.Toolbax to simulation VHDL code form MATLAB.

Ampak Simulink imajo možnosti za ustvarjanje VHDL kode za nekatere application.In Poleg tega lahko uporabite Link za ModelsimŽ
Toolbax za simulacije VHDL kode obliki MATLAB.
tudi MATLAB in Simulink imeti opremo za načrtovanje FPGA.

 
Živjo

Preverite pripeto datoteko

Salam
Hossam Alzomor
www (.) ig (.) org
Oprostite, toda morate prijavo na ogled te priloge

 
Vsaj tri obstajajo orodja za točen čas, da se lahko povežete Matlab modeli in HDL izvajanje.To so Xilinx System Generator (je opisano zgoraj), Altera DSP Builde (altera.com) in Simulink HDL Coder (je vključen iin zadnje različice Matlab).Cela jih podpira m-funkcij z omejenimi zmožnostmi.

 
uporaba acceldsp orodje, ki ga Xilinx.u, ki morajo kupiti ločeno.

 
ragabs wrote:

Dragi prijateljije torej poljuben orodje za pretvorbo samodejno matlab datoteke (datoteke m) v VHDL datoteko (VHD).mimo za pomoč
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top