LOW POWER Osnovni

J

jayakumarjay

Guest
Ali kdo dela na nizkih moči,

Če je odgovor pritrdilen, ki je najboljši način za zmanjšanje močije s tem arhitekturne analize ali vrata ravni analize

 
splošno višjo stopnjo abstrakcije boljše Ste prihranke energije v

 
V nekaterih sintezo orodij, obstaja nekaj možnosti za nizke moči.
In ti lahko dobiš nekaj dokumentov iz Podesan.

Srečno

 
Low Power modela lahko uporabijo na vseh ravneh načrtovanja.
Arhitekturne zasnove ima več moči od prihrankov vrata ravni.
Nizke moči je zelo težko vprašanje, ki ga potrebujete orodja, kot PowerCompiler Sinopsis vendar boste morali plačati veliko.

 
lahko uporabite orodje imenovano moč gledališče.uporabo tega lahko analiziramo vaš RTL oznaka za optimizacijo za elektrarne na različnih stopnjah.

 
To je kombinacija arhitekturnega projektiranja in gatelevel.Ura Gatings, uporaba nizke moči knjižnic so nekatere sheme uporabljajo v arhitekturnih in gatelevel izvedb.

 
dober pregled za nizke moči tehnik
Oprosti, ampak, kar potrebujete za prijavo v to prilogo, da si ogledate

 
nizko moč eda orodja
zajema vse eda orodje v smislu nizkih moči Osnovni izvajanje
ta članek bo pomagal pri vseh raziskovalnih delaš nizko močjo design
Oprosti, ampak, kar potrebujete za prijavo v to prilogo, da si ogledate

 
Po mojem mnenju je sistem raven arhitekturnega oblikovanja bolj pomemben kot EDA orodja.Večina eda podjetja vedno večanje njihove izdelke.

 
živjo,
prvič, višji abstraktni ravni, več moči vas shranjene.
drugič, uporaba modela moči ali energije threater, da vam pomaga rešiti moči.
tretje, custom layout

 
Strinjati se!Zato je gov davka bogate.

Za zmanjšanje moči, ki jo lahko uporabite Power Compiler, ki je dostojno delo
na gatelevel optimizacijo.etherios wrote:

splošno višjo stopnjo abstrakcije boljše Ste prihranke energije v
 
Ne pozabite, da se zmanjša signal zatičnimi,
še posebej težko naložen signal.
Potem pa EDA orodji za ustvarjanje gated_clocked vrata ravni netlist.

 
Nizko moč tehnike načrtovanja vključuje (1) zmanjšanjem aktivnega moči (2) zmanjšanje uhajanja energije.Nekdanja odvisna od architurural analize in kasneje odvisna od vrat ravni (tudi postavitev).

 
linuxluo wrote:

prvič, višji abstraktni ravni, več moči vas shranjene.

drugič, uporaba modela moči ali energije threater, da vam pomaga rešiti moči.

tretje, custom layout
 
Kaj mislim:
(1) Med RTL design, dodamo nekaj logika da izključite nekatere un-uporabno
Logika po nekaterih način;

(2) Med sintezo, z uporabo nekaterih orodij, kot moč sestavljač;

(3) Za nove funkcije, lahko uporabite več napetosti in več Vth.

 
da abstraktni ravni višjih in uporabo modela električnega orodja

 
Za dinamične moči, najbolj neposredni pristop za zmanjšanje ura freuqency in napajalna napetost, čeprav se lahko sliši obivious.Ki pravi, če je moč, je globoko cevovodov lahko resnično Pregorjeti vašega čipa.Mislim, da
je, zakaj Intel je dal svoje Jahwak (?) Projekt zaradi unresolvable moči izdaje.Samo pomislite, da Intel je premikanje urni frekvenci, za toliko let!

Za statične elektrike, puščanje moč je največja težava, zlasti za prenosne aplikacije.Vaš mobilni telefon ima na odvajanje moč celo je na pripravljenosti!Skupno tehnike naslov uhajanja moči je, da bi vgradili visoko th tranzistorjev na kritični poti, medtem ko nizko proti-th tranzistor na nekritične poti (tako imenovano multi-prag), ali uporabo spanja tranzistorji nadzora uhajanja.Obstajajo številni dokumenti
že govorimo o tem.

Kot v prvotni vprašanje, mislim,
da oblikovalci osredotoča več na arhitekturnih ravni, medtem ko vrata ravni analize je precej ravna z EDA fantje in orodij, ki so ga dosegli.

 
živjo,
če uporabljate orodja, eda narediti oceno moči, je bolje uporabiti PRIMEPOWER / jupiterxt / astrorail ohraniti usklajenost.In če ste napetost neurje, it's a signoff orodje za 90nm in pod

 

Welcome to EDABoard.com

Sponsor

Back
Top