Layout: vsako tveganje, dal dva w <<L Tranzistor blizu?

[xun36]

Hi,

Imam dva ali več tranzistorjev z W = 0,5 L = 50.Rad bi jih postavili v postavitev enega po enega uskladiti z njihovo dolžino.Vendar v tem primeru kanalov dveh MOS postane zelo blizu.Ali obstaja tveganje?Tako kot vrata bodo povratne Nwell da Ptype in kratkega vmesna dva N kanal?

Hvala.
<img src="http://images.elektroda.net/7_1234516935_thumb.jpg" border="0" alt="Layout: Any risk put two w<<L transistor close?" title="Postavitev: vsako tveganje, dal dva w <<L Tranzistor blizu?"/>

 

[aznsj]

Mislim, da je odvisno od DRK praviloma uporabljajo ste.

 

[xun36]

Torej, misliš, če DR Kongo je čist, naj to dela ...?

aznsj napisal:

Mislim, da je odvisno od Demokratični republiki Kongo pravilu se uporabljajo ti.

 

[shitansh]

hi,

Kaj jaz predlagam, da se, če želite ostati dva transistor blizu alinged po dolžini chennel potem moraš urediti, kot infrunt vira en tranzistor ne bi smelo biti bega drugega transistor.

Prednost tega je, če oba tranzistorji so hkrati na tekoči smer v obeh Txs so v obratnem direciton tako mogoč je manj.

Dovolite mi, da drugi vedo suggesion o tem.

 

[sreevyas]

Vem, kaj bi lahko misliš s L in W
Širina mora biti vedno večji od dolžine
Nisem mogla razumeti

__sree

 

[keiichi451]

MOS W ni potrebno biti večja od L.

En primer velikega dolžina kanala je, če želite ustvariti preprost zamudo RC z uporabo MOS v triodno / linearni regiji.Če želite ustvariti povečanje R, bi ti kanal dolžine več.

 

[snafflekid]

Če pravila o modelih rekli, da je v redu, potem je to v redu.

Obstaja polje vsadek v vseh površine nwell.Zaradi tega je zelo težko obrnite območja med tranzistorji in ustvarite kanal med dvema sosednjima tranzistorjev.

Bom dodati, če delujejo na eni tranzistor s previsoko napetostjo ali pokvari, bo to vplivalo na kakršne koli tranzistor poleg nje.

 

[sreevyas]

Videl sem nekaj, kjer Design pravilo pravi razdalja med dvema tranzistorjev vsaj 3 do 4L

__sree

 

[vpabba]

DRK je samo rekel, da bo delo s kakršno koli problem, ampak na splošno v industrijo se vse ne bodo z natančno določenih predpisov DRK pomeni, da naj razmik med bolj kot je določeno v DM, da dobijo boljšo kakovost in večjo donos.vendar v tem primeru ni mogoče v novejših tehnologij, saj tehnologija je omejena z poly parcele, tj u so, da se na ta tranzistorji določenih lokacijah samo

 

[rfsystem]

Kot je napoten pred obstaja polje vsadek v med.Če je poli vodnika nad oksida področju, vendar med dvema dolgima (L>> W) MOS, da bi lahko ustvarili kanal.Naprava je parazitski MOS oksida področju, ki je prag napetosti tipično večja od največje napajalno napetost.Vendar pod pragom napetosti subthreshold trenutno lahko vpliva zelo majhnemu diffusions, ki zahtevajo visoko accurcay.Torej, namesto stop P difuzija, ki je povezan z NWELL.

Visoke napetosti IC so veliko bolj kritično, kjer so nekatere naprave, ki delujejo so napetosti nad nizko napetost pragov oksid področju.