Kako ustvariti fizično obliko sintetiziranih datoteke VHDL

[anandkris84]

Imam sintetizirali VHDL datoteko TSMC 180 nm z uporabo knjižnice Synopsys Design Vision.
Zdaj, jaz želim, da so shematično uporabo Cadence Virtuoso.How za to?

 

[nav_vlsi]

ja, je mogoče ustvariti načrti, vendar ta metoda je umazana pritrditi.

CALIBRE orodje (od mentor) bo ver2lvs klic korist.se bo pretvoril v Verilog LVS netlist ali CDL.Zdaj si lahko readin / uvoz tega CDL v kadenca virtuoz urednik, da se načrti.

enkrat resno pomanjkljivost je vaš pogled shematsko bo res grdo.vsi tranzistorji bodo vrgli v različnih smereh.

Nav-

 

[anandkris84]

Ja sem rabil mesto in pot orodja (Cadence srečati), nato pa dobil postavitev v virtuoza