Kako ustvariti 48 MHz clock

[altair_06]

Hi, Kako ustvariti 48 MHz clock iz 100 MHz ura?

 

[Black Jack]

Hello! Uporaba PLL z VCXO in 2 delilniki (npr. za 48 in 100, in primerjajo na 1 MHz z XOR). XOR izhod -> RC vezje -> Control Vnos VCXO. Regards

 

[altair_06]

Hi, pišem kodo Verilog in moram ustvariti 48 MHz ura z vsako sklicevanje uro. Can u izročiti mi kakšen predlog?

 

[Black Jack]

[Quote = altair_06] Zdravo, pišem kodo Verilog in moram ustvariti 48 MHz ura s kakršno koli sklicevanje uro. Can u izročiti mi kakšen predlog? [/Quote] Misliš samovoljno referenčnih ura?

 

[altair_06]

Živjo, želim ustvariti točno 48 MHz clock. Trenutno sem poskušal ustvariti z zamudami 20,84, vendar sem sposobna ustvariti 47,98 MHz. Zato sem mislil, da izhajajo iz višjih urni frekvenci. Prav tako sem ne vem, kaj višjo frekvenco, da izberete za izpeljavo točno 48 MHz clock.Hope u mi lahko pove predlog sedaj?

 

[echo47]

Ali je to za simulacijo in sintezo? Koliko jitter lahko prenašajo? Kateri pripomoček uporabljate? Veliko FPGA zagotavljajo DLL ali PLLs, da lahko sintetizirajo različne frekvence ure, ki temeljijo na vhodni uro. Na primer, s Xilinx Spartan-3 FPGA lahko nastavite diklorometana (digitalna ura manager) za množenje svoj 100 MHz ura z razmerjem 12/25.

 

[altair_06]

Hi, To je za namen, le simulacija. Ta 48 MHz clock se uporablja kot referenčna ura z modulom za ustvarjanje različne baud ure.

 

[echo47]

Želite zamude 10.4166666 ... nanosekund, vendar vaš krogih ločljivosti simulator it off? Je to problem? Ob predpostavki, da imate picosecond ločljivost, lahko napišete zanke clock generator, ki pa to za vedno: - zamuda 10.416ns - preklopite ura - zamuda 10.417ns - preklopite ura - zamuda 10.417ns - preklopite ura rezultat bo točno 48 MHz, z picosecond od tresenja.

 

[zyd912]

oh, i želite preizkusiti to metodo!