Kako destilirati spadajo rob impulz?

[sunjiao3]

Zdravo, prijatelji. Sem naletel na težavo. V tem je logika Sigal DIS, ki bo postala impulz z naključnim. Želim destilirati, da je iz prednost pri tem prišlo do spremembe. Tukaj sem uporabila RS sprožilce. (Sem jih zgradili nmos in organizacij za vodenje projektov in simulirano z HSPICE.) __master-Slave RS sprožijo zgrajena na vratih NAND vzorec, ki bo sprožila vhod na dvižnem robu in izhod iz sprememb na robu in osnovne RS zgrajen na prav tako vrata. Sem iz 's' v RS sproži "0", in signal DIS kot vložek "R". Nato, potem ko je minilo 4 inverterji, je zamudo DIS uporablja kot vhod CLK. Vendar, Qp in Qn je ostal nespremenjen. Nato sem 2 signale, eden od njih je približno 10us/100us zamudo, da bo sestavil drug signal. Proizvodnja še vedno ostanejo nespremenjene. Torej, zdi se, da ni zakasnitve, ki povzroča take težave. Prijatelji, bi lahko vsak enega daj mi nekaj nasvetov? Tako na načrt in strukturo. Najlepša hvala!

 

[wwfhm2002]

Mogoče ne dobim vaše vprašanje, ampak po mojem razumevanju dam osnovne raztopine: vhod DIS uporabo register, da bi dobili eno taktu zamudo signal DIS_D1 uporabo register, da bi dobili dva taktu zamudo DIS_D2 signal Potem DIS_RESULT = DIS_D1! & DIS_D2 Če je iz roba DIS, nato pa bo aktivna visok pulz v signal DIS_RESULT Opomba: Ta rešitev je primerna le v primeru urni frekvenci, je dvakrat več kot iz roba, ki se pojavljajo frekvence.

 

[sunjiao3]

No, najlepša hvala za vaš komentar. Ampak, obstaja nekaj težav. Jaz bi se izognili uporabi delayer tukaj, saj bo prinesla težave. Torej, bom poskusil uporabiti DIS sam signal, kot ura na sprožilec RS. Pozornost, ki DIS ni periodična signal. Najlepša hvala!