C
cnspy
Guest
Imam modul.CLK v TOP je povezan z notranjim modul CLK_GEN.Output clk_div za CLK_GEN je razdeljen z 0, 4, 8.
Clk_div se uporablja kot druge notranje moduli vhodnih ura in pristanišče Modul TOP.
Upam, da znate constain to signal v zgoraj navzdol DC scenarij?
Hvala vnaprej.
Clk_div se uporablja kot druge notranje moduli vhodnih ura in pristanišče Modul TOP.
Upam, da znate constain to signal v zgoraj navzdol DC scenarij?
Hvala vnaprej.