Kakšne so zahteve za delovno mesto front-end inženir ASIC?

[shiv_emf]

Kaj r pričakovanja družbe iz FRONT engg koncu ASIC?? Jaz sem bolj sveža MTECH študent! odgovor plz zadeva, Shiv

 

[shiv_emf]

brez odgovora: O Zanima me, y ?????

 

[gbaerf]

hi, 1.) Bodite močni v orodja (z uporabo u naredili projekte) ... 2.) Močno logiko in močna v analogni in digitalni osnove ..... (Predvsem potreben za oblikovanje delovnih mest) 3.) Poznavanje ASIC in FPGA oblikovanje tokov. 4.) Keep urself posodobljeno s tekočimi trendi (rešitev), ki jih podjetja EDA, kot so trdi koncepti acceration ware, prototipnih rešitev, etc .... S spoštovanjem,

 

[vinodkumar]

Hi, kot ASIC inženir, na splošno pričakuje, da bodo podjetja dobra digitalnih in analognih osnove in tudi oblikovanja tok iz RTL tudi GDSII.and biti popoln z orodji u so s pripravo atleast 5 projektov. adijo.

 

[asicengineer1]

za bolj svežo študent MTECH, bo samo digitalni osnove in Verilog / VHDL stori za sprednji del

 

[shiv_emf]

[Quote = gbaerf] hi, 1). Bodi močna orodja (z uporabo u naredili projekte) ... 2.) Močno logiko in močna v analogni in digitalni osnove ..... (Predvsem potreben za oblikovanje delovnih mest) 3.) Poznavanje ASIC in FPGA oblikovanje tokov. 4.) Keep urself posodobljeno s tekočimi trendi (rešitev), ki jih podjetja EDA, kot so trdi koncepti acceration ware, prototipnih rešitev, etc .... S spoštovanjem, [/quote] zelo koristen odgovor! vodenje posodobljeno s tekočimi trendi ... u pomeni branje bele knjige ali skozi orodja eda prodajalec spletnih strani n preverjanje iz najnovejših dogodkih! hvala Shiv

 

[rajsrikanth]

Hi Čeprav u so svež podjetja pričakujejo, u vedeti nekaj orodja. U mora biti dober v digitalni design z Verilog v primeru digitalnih in analognih oblika z PSPICE je na analogni strani in u je treba tudi experieced z nekaterimi projekti, mini ali glavni projekt ur na dodiplomski stopnji. in mora biti u 100% fit, da je treba odgovoriti na vaše akademske projektu in u je treba temeljito s tem projektom. in jih je treba dobro odgovarjala na osnovni ravni vprašanj v VLSI načrtovanje, kot cmos. Nazadnje je treba u biti temeljiti na osnovah VLSI

 

[gbaerf]

hi Shiv, točno u prav, samo preverite naslednje povezave imam priložene nekatere rešitve, "ki bo dala u več idej, za katere sem govoril o" novih rešitev od orodja prodajalcev EDA, http://www. edaboard.com / viewtopic.php? t = 256709 & poudarjajo = http://www.edaboard.com/viewtopic.php?t=256704&highlight = v zvezi,

 

[alam.tauqueer]

Kot svež morate biti dober v osnovni digitalni elektroniki, Verilog / VHDL. Temeljne znanje Anlog vam bo pomagal pri veliki meri.

 

[dtn_me]

Osnovne stvari u vedeti vključuje 1. Basic Digital Electronics 2. Verilog / VHDL programiranje osnove (Basic teorija) 3. Kaj je ASIC in FPGA? 4. Orodja se uporabljajo v celotnim tokom sprednji konec. Ampak dont poskušajo razumeti veliko o orodjih, če u želite, da se pred koncem VLSI. Ampak, če u želite, da se na sprednji EDA, bolje razumeli orodje koncepte.