Kakšna je razlika med DFT in Bist?

[hdang]

Moj prijatelj vprašal naslednje vprašanje: Je Bist druga oblika DFT? Odgovor, da sem prejel (preveč zmedlo, da me), je: Bist in DFT sta enaka, vendar pa razlika v protokolu. Ali lahko nekaj telo pojasni differnce (-a) teh terminologij. Hvala vnaprej,

 

[Ace-X]

Seveda pa so različni! DFT pomeni Design-za-Test - je metodologija IC design, ki simlify IC nadaljnje testiranje (kot je vstavljanje skeniranje-pot itd) Bist pomeni Vgrajen Self Test - ponavadi je v obliki majhnih modul, ki dodatno dajejo na čipu in ki lahko vodijo različne teste, kot psevdo-naključno, psevdo-izčrpen test, spomin itd preizkus Ti lahko sodelujejo, tako da IC je lahko izdelana naslednja pravila DFT in lahko vsebujejo Bist modul, ki bo uporabil sredstva DFT za opravljanje testov. Ali lahko na tem področju, ne da bi Bist. Upam, da to pomaga! Ace-X.

 

[joe2moon]

DFT: Design-za-Test Bist: Vgrajen self-test ----------------------------------- -------------------- Da. So različni. -------------------------------------------------- ----- Ampak mislim, da Bist je ene vrste DFT. -------------------------------------------------- ----- "Design"-za-Test ne vsebujejo le skeniranje verige za vstavljanje ATPG, temveč vsebujejo tudi Bist. Bist, ne glede na to Memory Bist ali Logic Bist, je eden od načinov "design" za test. -------------------------------------------------- ------ DFT, je neke vrste koncept. In obstaja veliko metod za njeno izvajanje.

 

[eda_wiz]

Bist je sestavljena iz *) DUT *) PRPG-> Pseudo naključni vzorec generator *) Response Kompaktorji *) Comparator *) Memory za shranjevanje pričakovanih rezultatov PRPG črpalk v naključnem podatkov DUT. DUT odziv je zgoščena in v primerjavi s pričakovano za odgovor, ki ustreza zlasti vhod. Pričakovani rezultati bodo shranjeni v ROM. Uporablja se za *) Field testi *) Pri hitrosti testi *) Zmanjšanje ATE Stroški etc Bist je ena vrsta drugih, DFT so skeniranje vstavljanje, JTAG bounday skeniranje etcc

 

[Ace-X]

[Quote = joe2moon] ... Ampak mislim, Bist je ene vrste DFT .... [/Quote] [quote = whizkid] ... Bist je ena vrsta DFT .... [/Quote] Žal fantje, vendar se ne morem strinjati glede tega. Samo preprost primer: nekdo lahko oblikovanje SoC s spominom Bist (da ne zahteva nobenih skeniranje-pot vstavljanje, Bilbo itd) na čipu, vendar brez tehnike, ki se štejejo za del metodologije DFT. Seveda, skoraj imaš prav, ker so vse moderne IC z Bist upošteva pravila DFT, vendar to ni prav s teoretičnega vidika. Ace-X.

 

[hdang]

Hvala fantje, ni povsem jasno, o razlikah med DFT in Bist. Ampak kakorkoli, hvala vse o vaš čas in trud. : Oops:

 

[zzy_zy]

Strinjam se s točko "Bist je neke vrste DFT".

 

[pamulurureddy]

V DFT bomo uporabljali Bist

 

[haosg]

DFT mora vključevati: notranji-skeniranje, spomin bist, logika bist.

 

[wein]

DFT je zasnovo za preizkus Bist je zgrajena v self test DFT, je preizkus z skeniranje verige Bist je vgrajena v generator vzorcu

 

[wkong_zhu]

DFT je tako zapleten, kako popraviti S27 DFT DRK kršitve v synopsys DC?

 

[AlexWan]

[Quote = Ace-X] [quote = joe2moon] ... Ampak mislim, Bist je ene vrste DFT .... [/Quote] [quote = whizkid] ... Bist je ena vrsta DFT .... [/Quote] Žal fantje, vendar se ne morem strinjati glede tega. ... Ace-X. [/Quote] Mislim, da Bist je ene vrste DFT. Kolikor vem, obstajajo tri dele DFT. (1). Scan Technology (2). Bist Technology (3). V IDDQ Technology Technology Scan, so polno-scan (kot LSSD od IBM), del-scan (kot DFF Scan) in robni-scan (kot jezik BSDL). V Technology Bist, obstaja logika, bist in spomin-bist primarno. To je eden od načinov, da bi odškodnino za skeniranje-test.

 

[Monkey]

Strinjam se s Alexwon. Poleg tega mislim, da bi vse oblikovanje prizadevanja za namen testiranja (tako za funkcionalno in proizvodnjo test) se lahko obravnavajo kot oblika za test.

 

[Ace-X]

Smešno, da se glasi objav, ko je rdeč v primerjavi z zeleno. Še enkrat: DFT je metodologija, je prišel leta 1960 in je bil razvit za zmanjšanje stroškov za oblikovanje testov za IC z izboljšanjem controlability in observability kroga, ki se preskuša. Scan design, ATPG, JTAG itd - vse te stvari je poenostaviti ZUNANJE test IC. Glede Bist - njegova glavna ideja je, da oblikovanje vezje, ki lahko NOTRANJE sam test in ugotoviti, ali je to dobro ali slabo. In zdaj, če bi vam spomin IC z Bist, kakšni so bili DFT pristopov, ki se uporabljajo za to obliko? Scan vstavljanje? Ne! JTAG? Ne! Designer gets plain spomin, spomin Bist dodaja, da umre, in to je vse. Seveda, večina sodobnih IC zasnovan naslednja pravila DFT, pogosto s Bist povezano z verigami skeniranje, ampak DFT in Bist so teoretično različni.

 

[atuo]

Mislim, da DFT vključuje Bist, SCAN_CHAIN in tako naprej, tako da Bist je neke vrste DFT.

 

[zzy_zy]

DFT je pravilo za oblikovanje testability, Bist je način za pritrditev pravilo.

 

[vinnyyu]

Kaj so priljubljena orodja za izvajanje Bist?

 

[sxqzj]

morda ni potrjena meja med DFT in bist!

 

[ken_ooi]

Strinjam se Bist je ene vrste DFT. Kot je moj undestanding, vse vrste vezje smo se v čip za izboljšanje testability, je tehnika, DFT.

 

[shakalaka]

hej vsi, v skladu z me .... Ni razlike med DFT (Design for test) in Bist (zgrajena leta Self Test ).... pa lahko postavimo Bist pod to kategorijo, tj DFT (Design for test ).... Zakaj??? Odgovor je - če se da vse SOC se testirajo ... v fazi oblikovanja SOC ...... bo vsak inženir DFT menijo testability tega SOC .... bodisi z uporabo JTAG ali Bist .... Uporaba Model - Bist -> SOC, ko je spomin na arhitekturo .... potem se mora porabiti Bist ... zakaj? Odgovor je -> SOC pred začetkom delovanja v načinu test smo lahko preizkus notranje arhitekture spomina .... in tam funkcionalnosti .... itd ... Bist arhitektura je zelo zelo zapleten in zahteva več število Gates / tranzistorjev. obstaja poseben register se sklicuje na to functioality. in dostopnejši za zunanje uporabnike ... uporaba omejena na potrjevanje, da je zlasti SOC .. v primeru JTAG ---> je preprosta in temelji okoli SOC .... je to potrebno .. in zelo uporaben .... ko SOC gre naprej .... krovu (PCB) ... kako prepričajte, da SOC deluje in svet nima proizvodnih vprašanja (obtičali at0, 1 itd) med montažo .... s pomočjo verige JTAG Scan mi lahko poskrbite, da so vsi zatiči priključen na krovu in .... krovu tudi nima vprašanj ..... Torej ... V sklepnih Bist je del DFT ....