Kaj storiti v skeniranja verige design?

C

chanducs24

Guest
Hi lahko kdorkoli decsribe o skeniranja verige, kot so, kaj počne v oblikovanju? zakaj so bili z uporabo? Chandra.
 
Scan verige so dodane, da bi design testirati ..! Če je napaka (kot je zaljubljen v 0 ali zaljubljen v 1), v krog, je mogoče odkriti, če je opazen na primarni izhod s krmiljenjem primarne surovine tokokroga. Napaka se razmnožuje na primarni izhod z uporabo skeniranja verig.!
 
so Scan verige dodane, da bi design testirati ..! Če je napaka (kot je zaljubljen v 0 ali zaljubljen v 1), v krog, je mogoče odkriti, če je opazen na primarni izhod s krmiljenjem primarne surovine tokokroga. Napaka se razmnožuje na primarni izhod z uporabo skeniranja verig.!
Točno tako ... metoda za to je, da vstavite mux pri načrtovanju, tako da se lahko čip, ki se bo odvijal v način skeniranja ali funkcionalne način ...
 
Kot so povedali zgoraj, se uporablja za DFT (Design for test) za test vodljivost in spoznavnost. V DFT vstavitve Vse FFS pretvorijo z muxed FF. to pa na način DFT, je normalno funkcionalnost modela invalidov in obratno. Scan verige pomeni, FF so povezani na način, FIFO in se bo uporabljal za preverjanje vodljivost in spoznavnost v scan mode.
 

Welcome to EDABoard.com

Sponsor

Back
Top