Iščete Osnovni FE možnosti v ZDA / Kanada / Evropa

[joydeep_iitkgp]

Pozdravljeni vsi

Sem iskal priložnost v prednje koncu Osnovni Design / Preverjanje v ZDA / Kanada / Evropi.Spodaj je kratek moj profil:

Osnovni sprednji konec design / validacija strojnik,
ki je trenutno zaposlena v Bangalore, Indija (1-2 let izkušenj).
Job odgovornost vključuje sprednji del validacije za PCI-Express vmesnik naslednje generacije nize čipov.
Ima magistrski študij Microelctronics & VLSI Design iz
Dept of Electronics & Electrical Engineering komunikacij, indijski Institute of Technology, Kharagpur, Indija s CGPA 9,78 od 10.
Ima skupno osem publikacij v mednarodnih / IEEE konference v VLSI / Image območja predelave.

Jaz bi zelo cenili, če kdo postane sposoben, da mi pomaga v tej zvezi.
Prav tako je visoki fantje, si lahko našel nekaj časa, da imajo pogled na moje nadaljujete in predlagati spremembe / spremembe zahteva?

Kako ste v pričakovanju

Joydeep Bhattacharyya
Oprosti, ampak, kar potrebujete za prijavo v to prilogo, da si ogledate

 

[joydeep_iitkgp]

Žal nam je, zakaj Donno datoteko ni pravilno naložiti.

Samo prilepite tukaj:JOYDEEP BHATTACHARYYA

Email ID: joydeep.bh (at) gmail.com
joydeep_iitkgp (at) yahoo.co.in
Datum rojstva: 28/12/1978
Kontaktna številka: 91-9343097160

PROFIL:
Osnovni / VLSI prednji konec design / validacija inženirja s 1-2 let ustreznih izkušenj.Fleksibilno zavezala posameznika z močno komunikacijske spretnosti iščejo zahtevna poslovna priložnost na področju čip načrtovanje / preverjanje.

POVZETEK:
Osnovni sprednji konec design / validacija strojnik,
ki je trenutno zaposlena na Intel Corp, Bangalore, Indija.
Job odgovornost vključuje sprednji del validacije za PCI-Express vmesnik Intel je naslednje generacije mobilnih nize čipov.
Ima magistrski študij Microelctronics & VLSI Design iz
Dept of Electronics & Electrical Engineering komunikacij, indijski Institute of Technology, Kharagpur, Indija s CGPA 9,78 od 10.
Ima skupno osem publikacij v cenjenimi mednarodnih konferencah v ustreznem območju.

IZKUŠNJE:
Od julija 2005, del Intel Corporation je mobilnost Čipset Sprednji konec skupina na Bangalore, Indija.Odgovorne za validacijo na PCI Express vmesnik Intel je za naslednjo generacijo mobilnih nize čipov.Ima dobro razumevanje na PCI Express protokol in njegovo potrditev (tracker / dama).Piše Chameleon (hibridni Perl uporabo),
ki temeljijo preskusi za potrditev čipov funkcije, najde RTL / Okolje hroščev in predlaga / bug-potrdi popravke.Mnenja testplans in bug-docs in piše teste za kritje testplan luknje.
Kot Junior Project Assistant v R & R projekta projektiranja in razvoja v porozni silicij na osnovi integriranih pametnih tipalo tlaka (sponzorirati ISRO, Bangalore) na IIT Kharagpur, Indija (maj 2003 maj 2005)

Tehnično strokovno znanje:

OBLIKOVANJE ORODJA: Modelsim 7,0
HDL: Verilog
SOFTWARE SPOSOBNOSTI: C, C ., Perl
VLOGA PAKETI: MATLAB.
SKUPŠČINA JEZIKI: 8085.
Izobraževanja:

MS (Electronics & Electrical Sporočilo Engg.) Iz IIT Kharagpur, Specializacija: Microelectronics in VLSI Design (CGPA 9,46 od 10), julij 2005.
BE (Electronics & Telekomunikacijska Engg.) Iz Jadavpur University, Kolkata z 81,2% v letu 2001.
Višja sekundarna iz West Bengal Svet Višje srednješolsko izobraževanje z 89,9% v letu 1997 (8. Stališče v stanju med skoraj 4 lakhs študentov).
Sekundarna iz West Bengal odbor za srednješolsko izobraževanje z 91,2% v letu 1995 (13. položaj v stanju med skoraj 5 lakhs študenti).

PROJEKT (MS):

NASLOV: Zasnova in razvoj v vgrajenih Ultrasound Imaging System

OPIS:

Nastavitev sistema za specifikacijo, načrtovanje in analize algoritmov za različne module za ultrazvočno sistema skupaj z arhitekturno zasnovo in izvajanje FPGA nekaj modulov
Izvajanje v realnem času hrupa čiščenje algoritem za odpravo Pjega hrupa prisoten v ultrazvočno echocardiographic slik.Modul deluje s 115 okvirji /
sekundo in potroši skupno 106.567 vrata.
Design of a CORDIC temelji realnem času scan konverzijo enota za ultrazvočno slikanje in to je izvajanje v Xilinx FPGA.The arhitekture je ustrezno cevovodni in parallelized, da bi povečali zmogljivost sistema.Skupno število vrat je 1, 50.186.
Algoritem za razvoj in VLSI izvajanjem dinamične apodization prejmejo enote za digitalno zamudo vsota beamformer.Načrtovanje temelji na cevovodni CORDIC, deluje s 40 frames / s in potroši skupno 22.586 vrata.
VLSI izvajanjem v realnem času zamude generacije za digitalno zamudo vsota beamformer.Ustrezne odlašanja pomnilnik je bil oblikovan z uporabo BlockRAMs na voljo v napravi.

PUBLIKACIJE:

1.Real Time Noise Čiščenje Ultrasound Images,
17. IEEE Symposium on Computer-Based Medical Systems, Bethesda, Maryland, pp.379-384, 24-25 junij 2004.Soavtor: A. Hazra in S. Banerjee.
2.Arhitekturno Opis vloženega Ultrasound Imaging System, Mednarodne konference o biomedicinsku elektroniko
in telekomunikacije (BET-04), 9-10 december 2004, Visakhapatnam, Indija, pp.249-253.Soavtor: A. Hazra, R. Mehta in S. Banerjee.
3.A CORDIC Based Real Time Scan Preusmeritveno Enota za ultrazvok Imaging, Mednarodne konference o Imaging, Beijing, China, May 23 - 26, 2005.Soavtorica: Shayak Banerjee, Anindya hazra, Swapna Banerjee
4.Real Time Dynamic Prejmi Apodization za Ultrasound Imaging System, 3rd International Conference on Computing, Communications in tehnologij nadzora, July 24-27, 2005 - Austin, Texas, ZDA, soavtor: P. Mandal, R. Banerjee in S. Banerjee .
5.Oblikovanje, izdelava, testiranje in simulacija Porozna Silicon Based Smart MEMS Tlačni senzor, 18th International Conference on VLSI Design in
4. Mednarodna konferenca o vgrajenih sistemih, Kolkata, India jan 3-7, 2005.Soavtorica: C. Pramanik, T. -----, H. Saha, S. Banerjee, S. Deyu.
6.A Real Time Pjega Noise Čiščenje filtra za Ultrasound Images,
19. IEEE Symposium on Computer-Based Medical Systems, Salt Lake City, Utah,, June 22-23, 2006, soavtor.B. Mazumdar, A. Mediratta, S. Banerjee.
7.An Embedded System Design selektivne Window Pjega Noise Suppression Filter za Ultrasound Images, 1st International Conference on Industrial and Information Systems, Peradeniya, Srilanka, August 8-11, 2006.Soavtor: B. Mazumdar, A. Mediratta, S. Banerjee.
8.Arhitekturno oblikovanje in izvajanje računalnikom temelji Ultrasound Imaging System, 10th IEEE VLSI Design and Test Symposium, Goa, India, 9-12 avgust 2006, soavtor: B. Mazumdar, A. Mediratta, S. Banerjee.

LITERATURA:

Prof Swapna Banerjee
Profesor, E & ECE
DeptIIT Kharagpur, Kharagpur, Indija.
E-pošta ID: swapna (at) ece.iitkgp.ernet.inDr Anindya Sundhar Dhar
Doc.Profesor, E & ECE
DeptIIT Kharagpur, Kharagpur, Indija.
E-pošta ID: ASD (at) ece.iitkgp.ernet.inIzjava:

Izjavljam, da zgoraj navedene pisne navedbe, da so res najboljši v mojem vedenju in prepričanju.

(JOYDEEP BHATTACHARYYA)