hyperlynx>: "no signal ime IBIS"

B

Buenos

Guest
hi

hočem, da vzpostavijo 2 plošče za simulacijo DDRx serije v hyperlynx, vendar jaz zaslužiti čudno napak.
2 plošče imajo različne procesorje, od različnih proizvajalcev, vendar jaz zaslužiti isto zmota za oba, dejansko za vsak pin od njih: "Pin: U3E1_B00.AY5 (neznano) IBIS Signal: calp_dq_dqs_clk_26.ibs [dq_dqs_clk_26] - no IBIS signal ime
"

i zdi, da ne more najti signal_name ključno besedo v njih.če jaz plan ibis datoteke model, lahko vidim te ključne besede v pintable glavi.

to ne pove, za morebitne napake spominskih čipov, zanimivo.

kaj je lahko, in kako to popraviti?

 
Lahko naj to vprašanje IBIS forum

e-mail zahtevo ibis-zahtevo (at) EDA-stds.org.

 

Welcome to EDABoard.com

Sponsor

Back
Top