W
wisemonkey
Guest
Živjo vsem, sem poskušal iti skozi tutorial VCS, da bi dobili idejo vrata ravni simulacijo sem že sintetizirali design (na katerem sem delal preko zadnjega semestra) Torej, zdaj sem poskušal vprašanje (saj so Toshiba knjižnice zaščiten tag v njih) VCS + v2k-sverilog top.v tb.v design.postsynth.v-y ./lib/verilog/tc240c libext + +. tsbvlibp Vendar jaz še vedno sporočilo o napaki kot slabo šifriranje v eni datoteki in knjižnice na žeton " Zaščita strani "Hvala za vse predloge