Funkcija kovinskih plasti v VLSI načrtovanje

N

nikhilindia85

Guest
lahko kateri koli organ objave gradivo o vlogi, ki jo kovinskih plasti v VLSI načrtovanje? vse informacije v zvezi z različnimi vrstami kovinskih plasti, ko smo raje them.i pomeni njihovo fizično pomena
 
Hi, Pri oblikovanju VLSI, da se prepreči prekrivanje kovin v času usmerjanja, ki jih uporabljamo kovinskih plasti, obstaja nekaj pravil o uporabi kovinskih plasti, kot so plasti, ki so blizu silicija in tako naprej. Hvala in pozdrav satyakumar
 
kako resna je kapacitivnost med kovinskih plasti, če upoštevajo pri modelih VLSI?
 
Hi, je kapacitivnost bolj resno v med kovinskih plasti, povečuje presluh med plastmi. Prav tako povečuje zamude med seboj povezujejo.
 
, ki je bolje uporabiti, žice naj pravijo 100um dolgo, ampak 1um širok ali žice 100um dolgo in široko 5um? Glede na primer se moramo povezati 2 pretvornikov, ki se nahajajo predaleč drug od drugega. [Size = 2] [color = # 999999] Dodano po 43 sekundah: [/color] [/size] oba sta iz iste plasti kovine.
 
lahko katera koli od povej mi, kako ugotoviti, širino moči Stripes
 
[Quote = forkschgrad], ki je bolje uporabiti, žico kaj pravijo 100um dolgo, ampak 1um širok ali žice 100um dolgo in široko 5um? Glede na primer se moramo povezati 2 pretvornikov, ki se nahajajo predaleč drug od drugega. [Size = 2] [color = # 999999] Dodano po 43 sekundah:. [/Color] [/size] oba sta iz iste plasti kovine [/quote] žice 100um dolgo in široko 5um je boljši.
 
delati u pretehtati širše metal proizvede več kot kapacitivnost tanjši tisti?
 
Hi, bo Wide plasti kovine imajo več kapacitivnost, to lahko najdete od osnovne enačbe kapacitivnosti. Širok kovinskih plasti zmanjšuje odpornost, tako, moramo biti previdni pri izbiri debeline. Naključno ne moremo priti do zaključka. Koliko debelina moramo uporaba je odvisna od curent gostoto, pa tudi o tem, koliko zamud se lahko prenašajo. Na splošno dolgo interconects so preusmerjeni uporabo pufri. Hvala in pozdrav satyakumar
 
če ste uporabili nekaj podobnega 11 plasti kovine, navadno najvišji ravni kovina aluminij ni baker za namen zanesljivosti, da se povežete z spajka udarec (C4). In če načrtujete visoko zmogljivost gosto čip, kapacitivnosti med žicami na isti ravni metal je veliko večja, kot je tista med različnimi ravni metal. In metal debelina ni nekaj, kar lahko nadzorujete, da imaš kaj livarne, pod pogojem, ki v bistvu opredeljujejo vašo odpornost na škatlo. Morate razmišljati o uspešnosti, moči, electromigration in usmerjanje območje skupaj.
 

Welcome to EDABoard.com

Sponsor

Back
Top