DSP algoritmi za načrtovanje FPGA tok ...

[HighTechEE]

Hello All, Vsakdo ima izkušnje / najljubši EDA orodje, da DSP algoritmov v zasnovo tok FPGA? Moja oblikovanje tok bo Matlab modeliranje za ustvarjanje algoritmov potem bi rada ustvarila synthesizable kode HDL (po možnosti VHDL), kot rezultat. Možnosti zdi, da so: 1. Ročico iz sile nasilnež VHDL, con - težavno / zamudno. 2. Generiraj kodo 'C' z algoritmi, torej prost dostop, da s pomočjo orodja za ustvarjanje VHDL, con - C koda ni primerna za concurrency in cevovodov zelo dobro. 3. Uporabite orodje, 3. stranka, ki bi potrebovali Matlab m kodo in pojdite naravnost v HDL za sintezo, con -.! Ne obstaja ... Hvala vnaprej za vaše odgovore, HighTechEE

 

[eltonjohn]

Ena tok oblikovanja FPGA bloka DSP je, da uporabite prevajalnik MATLAB sposoben izdelovati SYTHETIZABLE VHDL kodo. kot ACCELFPGA. Ampak saj niso vsi MATLAB funkcije zunanje in Matlab koda je avalaible boste morali kupiti nekaj KNJIŽNIC .. in ta izdelek, ki se ni zelo stara .. Veliko funkcij manjka, ... Ampak tipično DSP funkcij so prisotni .. To se mi je najboljši način za oblikovanje DSP blokov iz MATLAB in SIMULINK .. Zdaj pa je okolje nes imenovano symplicity DSP. Jaz pristanišče igral z njim še ni. Jaz sem v procesu jo namesti za oceno ..

 

[ahmadagha23]

Hi, kjer lahko najdem vrednotenje različico symplicityDSP?

 

[ljkong]

Morda lahko napišete algoritmov, ki uporabljajo C kodo. potem lahko uporabite sintezo Catapult C od Mentor za prenos c na HDL. to je druga rešitev. i so objavili uvesti tega orodja. Lahko jo iskati.

 

[dewdrop]

Če uporabljate FPGA Altera je, lahko uporabite DSP Builder, ki lahko preoblikujejo zasnovo Matlab v RTL.