Diferencialna Pair Transconductance!

S

saad

Guest
Pozdravljeni vsi! Jaz sem z uporabo organizacij za vodenje projektov par vhod razlika v eni sami fazi opamp. Želim povečati transconductance (gm) vnosa par. I povečati razmerje (W / L), da zmanjšajo Vdsat, zato pričakuje, gm povečati. Po drugi strani, je VDS padec zmanjšal ker Vdsat in gm ostal skoraj nespremenjen (Rezultati simulacij so navedeni spodaj). Kako lahko VDS stalno ali povečanje gm namesto tega? Lahko kdo pomaga? [Size = 6] W / L = 60 [/size] Name: m1 Model: cmosp Id:-9.90e-05 Vgs:-9.39e-01 VDS:-5.28e-02 VBS: 0.00e 00 Vth: - 5.07e-01 Vdsat:-3.59e-01 Gm: 2.15e-04 GDS: 1.73e-03 GMB 8.41e-05 [size = 6] W / L = 120 [/size] Name: m1 Model: cmosp Id: -9.95e-05 Vgs:-9.14e-01 VDS:-2.70e-02 VBS: 0.00e 00 Vth:-5.08e-01 Vdsat:-3.44e-01 Gm: 2.25e-04 GDS: 3.54e- 03 meni, Saad
 
Kako lahko vidim ur organizacij za vodenje projektov vhodni tranzistorji delo v Regione triodno (VDS prenizka). Zdi se, da je nekaj narobe v vezje ur ali testbenches. U pa bi bilo treba pristranskosti vhod para v območju nasičenosti, kdaj jih potrebujejo za delo v šibkih inverzijo (pod pragom, | Vgs-Vth |
 
[Quote = DenisMark] Kako lahko vidim ur organizacij za vodenje projektov vhodni tranzistorji delo v Regione triodno (VDS prenizka). Zdi se, da je nekaj narobe v vezje ur ali testbenches. U pa bi bilo treba pristranskosti vhod para v območju nasičenosti, kdaj jih potrebujejo za delo v šibkih inverzijo (pod pragom, | Vgs-Vth |
 
Ni jasno. Kaj napetosti na vratih, vir, možganov vozlišč? Lahko je skupni način napetost na vnos opamp je prenizka. Za vezje ur dno ICMR je VgsN (M3, M4)-VthP (M1, M2). Lahko predlagam, da se u je vhod za potencialne tleh (ampak ur krogu ne dovolite, da ta) ali overdrive napetost NMOS previsoka (povečanje W / L razmerje NMOS).
 
Imam določene W / L M3, 4, da bodo enake kot W / L za M10 (za ustrezno zrcaljenje), ki bo 5. Kako bi W / L M10 vpliva na obseg proizvodnje upor in s tem dobiček ojačevalnik?? Gain je res slab (Av = 10): cry:: cry:: cry:: cry:: cry: Prosimo, da vidim, če im vplivanje cascodes prav ali ne?
 
Vplivanje na cascode nimajo vpliva par organizacij za vodenje projektov točke delovanja. Na sliki izgleda vse ok. M14 in M18 morajo imeti lager W / L razmerje kot M9, M10 in M7, M8, tako da naprave, ki deluje v zasičenem vedno v najslabšem primeru (max tok, max temperature). U mora zagotoviti mi informacije o delovanju točke M1, M3 in napetosti na njihove terminale za rešitev ur primarni problem.
 
Kot je DenisMark že vprašal: Kakšna je vaša skupna način vhodna napetost? Če je ta prenizka, potem bi naprave, M1 in M2 je iz nasičenih regiji in tako kot stikala z nizko izhodno impedanco, ki vam daje nizek dobiček.
 
Da bi obdržali M9 ozkih mora biti njegova vrata napetost Vt + Vdsat nad vir napetosti (npr. Vdsat10). (W / L), M14 je (1 / 5) (W / L) M9 Vg14 prisili, da je nad Vt 2 Vdsat zato vodenje M9, da je v nasičenosti. Prosim, popravite me, če delam narobe! i lahko objavljajo vozlišča napetosti večina tranzistorjev v ojačevalnika v nekaj časa. do takrat preverite, če im pravilno razmišlja vplivanje? Hvala
 
To je res, vendar u je treba preveriti, je ta pogoj v PVT in v najslabšem primeru. Daj mi informacije o delovanju točke M1, M3 in napetosti na njihove terminale za rešitev ur primarni problem.
 
[Quote = tirnanog] Kot je DenisMark že vprašal: Kakšna je vaša skupna način vhodna napetost? Če je ta prenizka, potem bi naprave, M1 in M2 je iz nasičenih regiji in tako kot stikala z nizko izhodno impedanco, ki vam daje nizek dobiček. [/Quote] Za analizo AC, rabim 1V AC signal.
 
[Quote = DenisMark] morajo zagotoviti U me informacije v zvezi z delovanjem točke M1, M3 in napetosti na njihove terminale za rešitev ur primarni problem. [/Quote] Tu so vozlišča napetosti (priloga). Jaz sem s pomočjo 1V AC signal za analizo AC. Prosimo, preverite, če je kaj narobe. W / L vseh tranzistorjev so naslednji M1, M2 = Kc M3, M4, M6, M9, M10 = Kb M14, M16, M19 = Kb / 5 (za pravilno vplivanje) M17 = Ka / 5 (za pravilno vplivanje) M5, M7, M8 = Ka M11, M12, M13, M18 = 2 * Ka Ka kjer = 15, = 5 Kb, Kc 60 glej = če kaj ni problematično! Hvala
 
[Quote = tirnanog] Kakšna je dc napetost, ki se uporablja na vrata M1 in M2 [/quote]? Se bo v kratkem stiku za nekako AC analizo .. ne uporabljajo enosmerne napetosti zadevo? atleast i dont mislim tako
 
Da. S pogledom na operativni informacijsko točko, ki ste ga navedli, izgleda, da imaš enosmerno napetost 0V na vratih M1 in M2 in mislim, da je vaš problem. Ta napetost mora biti večja. Kako setup vhodni dražljaj?
 
Ok, VgsM3 = 0.996V in VthM1 = 0,508 tako minumum za ICMR je VgsM3-VthM1 = 0.488V. Torej, če dc napetosti na vrata M1 in M2 nizke kot 0,488 njihovi volji vstopiti v regiji triodno. Izgleda u ne graditi testbench pravilno. Da, vložki so vezani na tleh AC in AC vir mora biti prisotna v seriji z enim od njih, vendar to ne pomeni, da je treba vložke priključen na ozemljitev DC. Uporabi DC vir za pozitiven prispevek (več kot VgsM3-VthM1 in nizko od Vdd-VgsM1-VdsatM11), kratke proizvodnje in negativni vhod skozi induktivnost 1H (kratka med ANALIZA DC, odprto vezje med AC), kratki negativni prispevek k tla preko kapacitivnosti 1F tudi (odprto - DC, kratko - AC). Tako bo ur vhod skupni način napetost določimo s vira DC. Kraj AC vir. Ni važno, s serijo pozitivnih ali negativnih vhod, tako ne vpliva na začetni fazi samo premik. Amplituda vira AC tudi ni važno, samo vpliva na izhodno napetost amplitude, ne dobiček ali faze, je to lahko 1V, 1kV, 1pV itd Navsezadnje pa DC delovanje točke in AC simulacijo. Razlika med pozitivnimi in negativnimi vložki se bo izravnalo napetost. Če u želijo zmanjšati najnižjo mejo u ICMR lahko tie razsutega kontakti M1 in M2 za dobavo železnici. Torej u povečanje VthM1 zaradi učinka telo. Če telo učinek je močno lahko u dobiti ICMR začenši od 0V.
 
Samo radoveden, Kaj topologija op-amp je to? Izgleda, prim par sledi cascode Cascode + zloženega. Je to pravica? Kakšna je prednost uporabe tega več kot zložiti amp cascode?
 
Ur tranzistorji so v regiji in Triode morate določiti DC za vaš vrat. Pred začetkom AC analiza obratovanja DC pt. ima sedež. kot je nekdo upravičeno predlagal, morate povečati Gate napetosti organizacij za vodenje projektov za zmanjšanje VDSAT in Povečanje VDS. u pa je zelo slabo dobiček, ker tranzistorji, ki delujejo v triodno regiji. Do. OP analize pred tem vse druge analize in zagotovi tranzistorji so v nasičenosti. - Mt
 
Hi PSAD, Kot je bilo predlagano, vhod organizacij za vodenje projektov pari so v regiji triodno, vzrok vdsat = 0.34v in VDS = 0.0203v, ki je nižja od vdsat. Mislim, da lahko poveča pristranskosti vhodne organizacij za vodenje projektov v napetosti. Lep pozdrav!
 
Ne raje uporaba organizacij za vodenje projektov kot vhodne prim paru, kot jo potrebuje večje W / L, da bi dobili enako gm, da je mogoče doseči z manjšimi NMOS tako da res omejuje pogostost max operacijski najboljša zadeva, Rania
 

Welcome to EDABoard.com

Sponsor

Back
Top