Bi Verilog-A sintetiziranih se

[davyzhu]

Hello, I love Verilog, in bi se lahko Verilog-AMS sintetiziranih kot Verilog, ali je to samo za simulacijo? In ali analogni oblikovalcev zasnovo analogno vezje z njim sedaj? In sem opazil, da je RF visoko freq krog vroče zdaj-a-dni, lahko Verilog-to delo? Kdo ga uporablja prosimo, da predloge. Hvala! BTW, lahko knjigo z imenom "Vodnik Designer do Verilog-AMS" je prenos obliki http://www.designers-guide.com/Books/dg-vams/index.html Davy

 

[zmliu]

Analog / RF vezje oblikovalci ne kot vsak programski jezik, kot so VHDL, Verilog, tudi Verilog-A/AMS za analogni, ampak raje pripravi simulacijo orodje - Simulink, ADS za sistem preverjanja. Nikoli nisem slišal, Verilog-A, se zdaj lahko sintetizirani, vendar so nekateri EDA companys napadajo tega cilja.

 

[qslazio]

Verilog-A je samo za model, simulacije v mešanih oblikovanju

 

[icsrc]

zagotovo ne gre samo za preverjanje

 

[claint]

Off Seveda ne. Uporablja se za modeliranje analognih naprav.

 

[jswei303]

Verilog-A je koristno pri co-simulacije. po co-simulacije, morate zamenjati Verilog-A z realno analogni blok. tako je to uporabljajo za preverjanje analognih spec blok, ne za sintetiziranja. [Size = 2] [color = # 999999] Dodano po 57 sekund: [/color] [/size] Verilog-A je koristno pri co-simulacije. po co-simulacije, morate zamenjati Verilog-A z realno analogni blok. tako je to uporabljajo za preverjanje analognih spec blok, ne za sintetiziranja.

 

[chinito]

Videl sem ljudi, poskušajo avtomatizirati postavitev z uporabo Verilog-A na majhnem obsegu. Če je to sythesis iz Verilog-A potem se zgodi. Verjamem v dobrih starih ročnih in laborius postavitev moje design.

 

[amraldo]

u ne morejo avtomatizirati sinteza analognih / RF vezja, ker je njihova sestava ni systemetic kot digitalne