Anti-reverse diode za upravljanje projektov?

[ysz]

Jaz sem oblikovanju moč ic, ni moč upravljanje projektov v njej, vendar če vdd do 0V, bo upravljanje projektov uniči, ne vem zakaj?
in ne vem kako dodati anti-reverse diode za upravljanje projektov, lahko someboby povej mi, tks very much!

 

[aryajur]

Kako je upravljanje projektov povezan?Tudi tisto, kar je napetost na vrata VDD upravljanje projektov, ko gre na 0?Preverite, če presegajo razčlenitev oksida vrata napetost ..
Kaj je druga suppply line - 0V?

 

[ysz]

Oprosti, upravljanje projektov beg povezavo z baterijo, ko vdd gre 0V, dattery dobave spremenili sedanji za upravljanje projektov, bo uničila upravljanje projektov, ne vem zakaj, in ne vem, kako rešiti ta problem tudi .

 

[arsenal]

bat napetost previsoka za upravljanje projektov
u lahko uporabljajo nekatere vrste plavajoče telesa tehnike pustiti telesu, da se obveznosti za kriket napetost, da se prepreči razdelitev

 

[ysz]

arsenal, hvala.
ampak napetost baterije je 4.2V samo.

 

[Hughes]

Mislim, da je, ker ste vezani pmosfet v razsutem stanju vdd.Ko vdd gre v nič, se bo večji del pmosfet iti v nič, torej beg dioda bo naprej pristranske do 4,2 voltov.Dinamically morate izbrati povezavo v razsutem stanju.

 

[ysz]

če je vir energije odvzame, N-bo tudi na napetost Vbattery-0.7V, bo sedanji izhajajo iz možganov, s pomočjo dobro, da n-n , prihod vdd, ki zato povzroči upravljanje projektov uničen?
Oprostite, toda morate prijavo na ogled te priloge

 

[Hughes]

Preberite vaš podatek, je večina upravljanje projektov (Nwell) vezana na vdd.Ko je Vdd vezana na terenu (0V), in baterije (D), napetost 4,2 V, ki ga sestavljajo diode P DS Nwell voda odteče, in če naj vplivajo 4.2V.To vodi do velikih trenutnih dovolj za škodo napravo.

 

[arsenal]

ysz, uporabo plavajoče telo, in naj bo zadolžen za 4.2V, ko vdd je 0,

 

[tsanlee]

YSZ:
Morate design povratne vezje zaščito v tej vlogi.
ko VBAT> VDD, krmilnega tokokroga powered by VBAT, upravljanje projektov in telo diode (n-dobro), prehod na najvišjo napetost.to lahko preverite, ali je varno upravljanje projektov v katerem koli stanju.Ali kratkem bo sedanji damange vas upravljanje projektov (VBAT-> Diode-> VDD).

 

[ysz]

Hughes wrote:

Preberite vaš podatek, je večina upravljanje projektov (Nwell) vezana na vdd.
Ko je Vdd vezana na terenu (0V), in baterije (D), napetost 4,2 V, ki ga sestavljajo diode P DS Nwell voda odteče, in če naj vplivajo 4.2V.
To vodi do velikih trenutnih dovolj za škodo napravo.

 

[Hughes]

Hi ysz,
Shematski pogled zgoraj se ne ujema s prerezom pogledu objavil prej.Dioda je treba razveljaviti in v kratkem stiku glede na prerez pogled.Druga dioda med razsutem stanju in možganov ni prikazano v tej sliki.

 

[ysz]

Hughes wrote:

Hi ysz,

Shematski pogled zgoraj se ne ujema s prerezom pogledu objavil prej.
Dioda je treba razveljaviti in v kratkem stiku glede na prerez pogled.
Druga dioda med razsutem stanju in možganov ni prikazano v tej sliki.

 

[Hughes]

Mislim, da je težko izvajati takšne diode v standardnem CMOS procesu.Mogoče je na voljo samo dioda P razširjanje na Nwell diode, vendar to pomeni veliko veliko substrata trenutno zaradi parazitskih tranzistor pnp.
Namesto, dodam še shematski za vaše reference.
Oprostite, toda morate prijavo na ogled te priloge