Aldec ActiveHDL in 16V8

[elektryk]

Kako uporabljati ta paket za razvoj arhitekture 16V8?Kaj synthezis orodje (združljiv z Active-HDL 4,2) uporabo, ali obstajajo kakršne koli omejitve?
Mogoče neumno vprašanje, ampak kaj je "Izvajanje orodje"?Ali je za symulate kako bo koda delo v posebnih programirljivo strukturo?

 

[eltonjohn]

Hi ..Obstaja več načinov za uporabo programirljivo logiko.Ena zahteva, da veste, verty tudi notranjo strukturo programljive naprave logika ..Potem je uporaba dovolj nizki stopnji znanja jezika za opis svoje delovanje v smislu enačb ..To orodje je skoraj enakovredno assambler .. nekateri so malo bolj sofisticated ker omogočajo opis stanja stroja.
Zdaj pa za bolj kompleksne naprave, kot 16v8.bo preveč combersome
za reševanje enačbe za 100 ali več celic ..Potem morate systhesis orodje ..ga povzema logiko iz opisov visoki ravni jezika ..
vam ni treba vedeti, kako so funkcije vgrajene ..Ali je dovolj, da bi opisali, kaj želite v jeziku, kot verilog ali VHDL ..
To methology deluje tudi z majhnimi napravami, kot 16v8. Vendar morate biti zelo previdni pri tem, kako opisali svojo funkcijo .. ker je vaša naprava je zelo omejen!To je sysnthesis!je verjetno pretiravanje za tako majhno napravo!