Zato FDG901D (p MOSFET voznik) ne more voziti FDN360P MOSFET

E

EDA_hg81

Guest
Poskušam z Sparan 3 za nadzor FDG901D (logika vhod 3.3V CMOS) za vožnjo FDN360P. Zakaj ni delovalo? kaj je možni razlogi za to? Hvala
 
Ali lahko pokažete svoj shematski in opisati, kateri signali ne delajo?
 
Celotna ideja je za uresničitev moč in moč na off zaporedju. Uporabite FDN360P kot stikalo, ki ga povezujejo možganov in vir FDN360P za prenos 12V DC od vira do možganov FDN360P za omogočanje drug napajalni čip. Ko bom pritisnil na gumb, FPGA bo določena visoka (3,3 LVTTL) na logiko pin FDG901D nato FDG901D se dogaja, da vklopite FDN360P z nadzorom nad vrata FDN360P. Sem priklopil na VDD v FDG901D do 12 V in mora biti lebdenje Ubi pin. Problem je, ko se celoten sistem vklopljen, odtekanje FDN360p že 12V, še preden bom pritisnil na gumb. Kaj je možnih vzrokov? Hvala vnaprej. Sledi URL shemi: http://images.elektroda.net/70_1183047159.jpg
 
Če MOSFET je "ON", kot ste rekli, da je potem vrata na napravi dovolj prisotna napetost, da ga vklopite. Ste pogledali na prelomu o značilnostih MOSFET, ki ga uporabljate, da vidim, če so ti združljivi z močjo voznika, kot ga imate nastavljen. Morda boste morali nadzorovati dv / dt za voznika namesto lebdi. E
 
Res sem novi v analognih stvari. Sem samo preveriti Napetost Gate Threshold. Bi kaj veste, kateri drugi Električne značilnosti moram preveriti? Hvala.
 
Živjo, za FDG901D dobava max napetost 10V samo. V vašem shematični uporabljate 12V. Morda je to napaka v risbi ali čip allready več. Ali obstaja razlog, zakaj jih ne uporabljate navaden tranzistor in nekaj upori? Če je stvar prostora, lahko imate pogled na upor opremljenih tranzistorjev, kot je PDTC115ET. Tudi za FET, če želite uporabljati druge vrste, bodite pozorni. Nekateri opravljena Fairch. FET je imel max. GS napetost 7V. Prekoračitev te napetosti lahko distroy vaš FET. S spoštovanjem
 
Kot izumitelj (y) predlagal, lahko 12V izbira je poškodoval FDG901D s preseganjem svoje absolutno najvišjo oceno VDD 10V. Glej stran 1 tega lista. Ob predpostavki, da čip je preživel, potem pa ste za merjenje 12V na izhodu samo zato, ker proizvodnja ni obremenitev in tranzistor ima malo uhajanja, ko je "off". Poskusite priključiti breme, kot je upor 1K ohm od možganov do tal. Če to ne pomaga, kaj napetosti ti izmeri tranzistor vratih, ko je signal FPGA vklopi in izklopi?
 
Lahko se imaš prav. Opazil sem to od napajalnika rabim samo, da mi 12 V in želim, da bi priložnost. hvala vse vaše predloge. Moram jo zamenjati do 10 V in poskusite znova. Lep vikend. [Size = 2] [color = # 999999] Added po 1 uri 7 minut: [/color] [/size] sem preizkusil to vezje z 10V vhoda. Prav tako sem ugotovila, da je Min Logic HIGH Vhodna Napetost FDG901D 75% VDD, to pomeni, da je logika vnos je vsaj 7.5V. Imam uporabljajo 2 napajalnikov, da nastavite obe zahtevani napetosti. Followings so rezultati. Ko logika vhodna moč off: beg proizvodnja FDN360P je 10V vrata napetost 10V Ko logika moč je v (8 ms treba, da je stabilna): beg proizvodnja je FDN360P 0V vrata napetost 0V nisem našel nobene zahteve za vnos logičnih dvigovanje rok. Izgleda FDN360P deluje, vendar ni pravilno. Ampak kakorkoli 7,5 V vhodni logika ni primeren za FPGA, mi lahko pomagaš najti kanal MOSFET P voznika, ki lahko sprejme 3.3V logiko in se lahko prenašajo 12V napajanje? Hvala.
 
Živjo, kot sem objavil prej. Oglejte si upor opremljenih tranzistorjev. Za vaš vezje bo PDTC115ET v redu. V nadaljevanju je shematski. R23 je 220K. Upoštevajte, da so upori znotraj RET (PDTC114ET) v tem krogu niso 100K + 100K kot PDTC115ET. In res max. Oskrba bonitetna ocena FDG901 je 10V. Toda na 10V boste nikoli dosegli visoko logika s 3.3V pogon. To naj bi delovala med 2,7 in 6V.
 
Najlepša hvala za vas pomoč. Bom poskusil naslednji teden. lep vikend.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top