zakaj? Velika razlika med DC in synplify?

M

mic_huhu

Guest
Hi, vse

Jaz sem zbegan, ki jih to: ko sem sinteza modul s synplify, ni časa violations.however, kaj se dogaja v dc, poroča nekatere poti, morajo tri ure obdobju.zakaj?

hvala.

Johnny

 
Mislim, da je razlog za to je optimizacija Synplify ne logika, ne glede na
časovno omejitev.Če se kot orodje Sinopsis ne časa vozi za optimizacijo.
Ne storiti za optimizacijo, če izpolnjuje RTL časovno usklajevanje.Zato mislim, da morate preveriti
ur časovno omejitev za korektnost.
Druga stvar, ki jo lahko naredimo je primerjati oba netlists!To lahko navedem nekaj
pojma o tem, kaj se dogaja.

 
Enkrat nazaj sem sintetizira svoj RTL z Synplify ASIC in Design Compiler ...Synplify lahkoto izpolnjuje tming omejitev ..vendar DC pravkar srečali omejitve dajem ..Spraševala sem se, zakaj verstaile orodje, kot je DC prizadeva za izpolnitev kdaj synplify lahkoto izpolnjuje časa .......

Toda, ko sem preveriti območje synplify območju je bila približno 2,5-krat DC območje ..rgds
Last edited by eda_wiz na 02 Apr 2006 12:02; edited 1 v času celotnega

 
Hvala.

Vendar sem zbegan, ki ga DC poročilo o nekaterih poteh le dva ali in in vrata.ne poti, morajo tri ure?(pot je kontrolni signal v register, mislim, da je narobe).Ne vem, kaj se zgodi?

Johnny

 
če je vaš RTL koda je ok,
določen čas, razen na poti v svoje omejitve.

 
Počutim se te stvari so ponavadi odvisna kodo.Toda dejstvo je, da vsak ima svoje orodje za optimizacijo algoritem.ti alogorithms so občutljive za omejuje jih posredujete.tudi če ste vzeli je privzeto omejuje na orodja, .. teh constrints zelo od orodja do orodja.Čas, ki ga orodje za optimizacijo je neposredno sorazmeren ni omejitev ...

 
različna programska oprema ima različne ideje!
v mojem opnion, DC je veliko močnejši od synplify
zato morate jemati DC standardno

 

Welcome to EDABoard.com

Sponsor

Back
Top