zakaj untilization logika je drugačna v poročilu 2?

[mhytr]

Zakaj naprava uporabo zbirnega poročila je v drugačni obliki, v mestu in poročilo o poti? Prva zdi smiselno, se zdi druga preveč small.The naslednjih 2, so poročila o isti model.

untilization v zbirnem poročilu:
================================================== =======================

Device uporabe Povzetek:
---------------------------

Izbrana naprava: 3s400pq208-4

Število Slices: 677 od 3584 18%
Število Slice Flip Flops: 562 od 7168 7%
Število 4 input LUTs: 1212 od 7168 16%
Število vezane IOBs: 48 od 141 34%
Število BRAMs: 6 od 8 75%
Število MULT18X18s: 4 od 8 50%
Število GCLKs: 1 od 8 12%================================================== ===
untilization v mestu in poročilo o poti:

Device uporabe Povzetek:

Število zunanjih IOBs 49 od 141 34%
Število LOCed zunanje IOBs 0 od 49 0%

Število RAMB16s 5 out of 16 31%
Število SLICELs 261 od 3584 7%
Število SLICEMs 4 od 1792 1%

Število BUFGMUXs 1 od 8 12%

 

[dynamicdude]

Pravzaprav poročilo po Kraj in Pot bo določena navadno z najmanjšo blok logiko vašega FPGA.To je tisto, kar je bilo storjeno.Toda IO številke vseh prijavljenih.Ko gre za usmerjanje znotraj FPGA, kot veste, le-ta blok na blok kanal usmerjanja in Flops so vse notranje CLBs sama.In tako ne o njih poročati konec.

Sinteza čem se lahko opravi v deviceindependent modni stil, ki bi lahko poročilo globoko v abstration stanuje register ravni.