Zakaj so Nand Gates šteje več kot NOR

[santuvlsi]

Hai vsak organ,

Nand Gates je več kot želeno Prav vrata,

becos v vratih Nand NMOS povezani v seriji.

Kaj je ta logika?

Santu

 

[pratap_v]

Mobilnost luknje manjše od elektronov.Biti zato, da bi vzpon in padec čas vrati enakega običajno širino xtor upravljanje projektov je na višji.Zato bi bilo treba odpornost manjša in lahko doseže enak vzpon in padec čas.

V vrata NAND upravljanje projektov xtors so povezana vzporedno in tam z učinkovito zmanjšuje odpornost.Zdaj eni lahko dosežejo iste vzpon in padec čas na nižjih širinah upravljanje projektov.Inaddition ste zmanjšanju višine celice prav.

 

[santuvlsi]

dragi V_pratap,

U reči, da je, če se upravljanje projektov povezana vzporedno njihovih

odpornost zmanjša, tako da lahko hitreje dosežejo hitrosti, če je njihova

širina 2 ~ 3-krat večji od Nmos, čeprav Nmos če je povezana s serijo

reistance so višje, vendar pa lahko doseže hitrost, saj večino so elektroni.

Toda v NOR vrata isto stvar, ne moremo storiti, ker upravljanje projektov, je v seriji, odpornost proti več

čeprav smo povečali širino, ne moremo doseči hitrost.

Kaj pa kapacitivnost?

Santu

 

[A. Anand Srinivasan]

to je v bistvu dva različna capacitances času prehoda ....ker za vsakega bo prišlo do dveh vzporednih MOS v enem primeru in ena MOS v drugem primeru ....tako za dve vzporedni MOS v primeru prehoda kapacitivnosti bo visoka ....

 

[sekapr]

Digitalna vezja večinoma uporabljajo nizko-visoko prehod za vzorčenje podatkov, ki so hitrejši v primerjavi z NAND Prav

 

[deh_fuhrer]

santuvlsi wrote:

Hai vsak organ,Nand Gates je več kot želeno Prav vrata,becos v vratih Nand NMOS povezani v seriji.Kaj je ta logika?Santu

 

[pichuang]

NAND vrata je več kot prednost NOR vrata zaradi velikosti.

NAND je NMOS v seriji in upravljanje projektov vzporedno, medtem ko je NOR obratno.
Ker ljudje že omenjeno, mobilnost luknja je manjša od elektronov.Zato, da se doseže isti zamudo (trenutno zmogljivostmi), upravljanje projektov mora biti približno 3-krat od NMOS (0.18um tehnologija).

Nisem prepričan, če ste jemali katerokoli digitalni IC seveda prej, ampak v bistvu, če vam tranzistor velikosti vse tranzistor v seriji morajo biti velika do več (odvisno od števila tranzistorjev v seriji).Zato se želimo izogniti upravljanje projektov tranzistorji v seriji (ker zavzame več prostora kot v seriji NMOS v enakem roku).

Zato NAND je boljša izbira od NOR.Dodano po 43 sekundahichuang wrote:

NAND vrata je več kot prednost NOR vrata zaradi velikosti.NAND je NMOS v seriji in upravljanje projektov vzporedno, medtem ko je NOR obratno.

Ker ljudje že omenjeno, mobilnost luknja je manjša od elektronov.
Zato, da se doseže isti zamudo (trenutno zmogljivostmi), upravljanje projektov mora biti približno 3-krat večji od NMOS (0.18um tehnologija).Nisem prepričan, če ste jemali katerokoli digitalni IC seveda prej, ampak v bistvu, če vam tranzistor velikosti vse tranzistor v seriji morajo biti velika do več (odvisno od števila tranzistorjev v seriji).
Zato se želimo izogniti upravljanje projektov tranzistorji v seriji (ker zavzame več prostora kot v seriji NMOS v enakem roku).Zato NAND je boljša izbira od NOR.

 

[kaka.alonso]

sekapr wrote:

Digitalna vezja večinoma uporabljajo nizko-visoko prehod za vzorčenje podatkov, ki so hitrejši v primerjavi z NAND Prav

 

[sohiltri]

Ni vprašanje, zakaj dig vezja uporablja 0 -> 1 ali tako .... je samo za namene analize, ki jih oblikovalec .... v osnovi dischargin obremenitve kapacitivnosti opravljajo številne poti ... odziv CMOS vezje je odvisno, kako hitro in dobro ur omogočiti, da obračunavajo obremenitev kapacitivnosti, ki se zgodi samo na 0 -> 1 prehod skozi le ena pot za izhod .... dobava pot ....

 

[ameed]

hi all,

to je v bistvu dva različna capacitances času prehoda ....ker za vsakega

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />bo prišlo do dveh vzporednih MOS v enem primeru in ena MOS v drugem primeru ....tako za

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />MOS dveh vzporednih primeru prehoda kapacitivnosti bo visoka ....

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />mimo .....

 

[gck]

Za upravljanje projektov Nand so vzporedno medtem ko v primeru NOR upravljanje projektov, je v serijski.Kot veste u mobilnost odprtine je manjša od mobilnosti elektronov, čas za prehod od države do države AKTIVNO Saturation višja.Enako za povratne stanje.

Tako niti ni zamudo, medtem ko preklapljanje iz ene države v drugo državo članico, da raje uporabite NAND nad NOR

 

[kpsai26779]

Hi Santu,

Nand Gates je več kot prednost niti vrata, samo v tehnologiji CMOS.

tako odpornost in učinkov kapacitivnosti zamudo in to je razlog za izbiro NAND primerjavi NOR vrata