zakaj je ta razlika Gate Count

[eda_wiz]

hi, Ko sem sinteza isto rtl koda za različne ASIC knjižnice v leornad0. Jaz sem že različno število vrat. Ali kdo ve, zakaj je to. tnx

 

[linuxluo]

Hi, vrata številka mislite, kako izračunati? Ampak lahko zagotovite, da če uporabljate različnih livarskih lib, bi morala biti rezultat drugačen, saj celic lib zagotoviti, je drugačen.

 

[eda_wiz]

hi, HDL je sysnthezised za gatelevel netlist z orodjem. Mi smo z uporabo različnih knjižnicah livarna, tako da se lahko izdelani z različnimi tehnologijami procesa. Vendar pa lahko število vrat zares spremeniti? Prosim, popravite me, če se motim tnx

 

[sandusty]

Primerjaj teh dveh knjižnic boste vedeli, rezultati pa naj se razlikujejo. Vsa vrata "čas, površina ... so različni in ne veste, kako sinteze orodja rešiti problem vrečke za pakiranje ...

 

[maniasonic]

hi, sestavnih delov v knjižnici je odvisna od prodajalca, da je sinteza rezultat.

 

[ymli]

različne knjižnice, lahko vključujejo različne komponente, ex, v knjižnici: NAND2 je vključena v knjižnici B: NAND2 ni vključen v vaš načrt lahko uporabljate veliko vrat NAND2, ko se ta vrata NAND2 preslika v ciljni knjižnice, za knjižnično: sintetizator samo uporabo NAND2 vrata, za knjižnično B: sintetizator lahko uporabijo za izvajanje NAND3/NAND4 NAND2 v vašem design. Ko izračunamo število vrat, sedaj dobite različne rezultate. Good Luck