Zakaj čas podatkovni tip 4-država v sistem verilog?

[yourcheers]

Ali kateri koli organ ima kakšno idejo o tem, zakaj ČAS datatype je 4-država v sistem verilog. Smiselno je, da se "logika", "Reg" in "Integer" 4-država. Ampak zakaj ČAS?

 

[dave_59]

čas podatkovni tip je sinonim za reg [63:0] To je tako, kot je bilo določeno v Verilog, ki je imel le 4-državne vrednosti. Prvotno čas in celo , so bili ne-tako veliki, da bi lahko izvajanje izberejo velikosti, ki so bile optimalne za določeno izvajanje, pozneje pa pritrjen na 64-bitov v IEEE. SystemVerilog je predstavil 2-državne vrednote, vendar ni mogel spremeniti opredelitve čas za združljivost razlogov.

 

[yourcheers]

Hi Dave Rich, hvala za razlago. Samo ljudje, ki so bili priče razvoja SV odgovoriti na to. Hvala za pomoč.