Jan 29, 2001 #1 K karper1986 Guest Živjo!Imam preprosto vprašanje - kako lahko ti izrazi -> for (i = 8; i> = 0; i = i - 1) od verilog v VHDL?Hvala.
Živjo!Imam preprosto vprašanje - kako lahko ti izrazi -> for (i = 8; i> = 0; i = i - 1) od verilog v VHDL?Hvala.
Jan 29, 2001 #2 S shanmugaveld Guest Navadno bomo uporabili (VHDL) za i od 0 do 8 v zanki Nisem poskusil pod logike za i in 8 downto 0 zanka
Navadno bomo uporabili (VHDL) za i od 0 do 8 v zanki Nisem poskusil pod logike za i in 8 downto 0 zanka
