Xilinx MicroBlaze Napaka v ModelSim

[rogertilman]

Imam problem z zbira microblaze predhodno IP jedra 2,0 - 2,1
in 3,0.

Hočem, da simulira microblaze procesor v modelsim 5.7g (full license).
Sem ustvaril projekt v EDK okolje in ga prenesete v svoj strojni opremi, ni problema, tako daleč.Ampak, če želim, da simulira moj design modelsim dobim združljivost problem, se zdi, da modelsim5.7g ne more priznati microblaze_wrapper datoteke.ModelSim mi daje naslednja napaka:# -

Zbiranje architecture struktura microblaze_0_wrapper# ** Error: D: / Xilinx/Modeltech_xe/xilinx_lib/EDK_Lib/microblaze_v2_10_a / / microblaze / _primary.dat (1):

v bližini ";: Ta različica sestavljač nezdružljiva s knjižnico. Dat datoteke# ** Error: D: / Xilinx/Modeltech_xe/xilinx_lib/EDK_Lib/microblaze_v2_10_a / / microblaze / _primary.dat (1): syntax error# ** Error: D: / Xilinx/Modeltech_xe/xilinx_lib/EDK_Lib/microblaze_v2_10_a / / microblaze / _primary.dat: Ta različica sestavljač nezdružljiva s knjižnico. Dat datoteke# ** Error: D: / Xilinx/Modeltech_xe/xilinx_lib/EDK_Lib/microblaze_v2_10_a / / microblaze / _primary.dat (1): syntax error# OPOZORILA [1]: microblaze_0_wrapper.vhd (570):

No default zavezujoče za komponento: "microblaze".
(Št. podjetje, imenovano "microblaze" je bilo ugotovljeno)# ** Error: microblaze_0_wrapper.vhd (573): VHDL Compiler izhoduERROR #: d: / Xilinx/Modeltech_xe/win32xoem/vcom failed.Očitno je, da imam problem nezdružljivosti med različicami, pa nekdo ima rešitev za to je poleg modelsim nadgradnjo.Imam preizkušen modelsim version 5.8c, prihaja z EDK6.3 & ISE6.3, vendar še vedno isti problem occours in je le širina je microblaze_wrapper datoteko.Drugi ovoj datoteke niso problem.

 

[Kreten]

Ste že izdelala simulacijo knjižnice s CompEDKLib?

Kreten

 

[rogertilman]

Halo kreten, Hvala za Replay.

Da,
imam uporabljajo compxlib in compedklib ustvariti vnaprej pripravijo simulacijo knjižnice.
Med compedklib procesa (DOSBoxa) Imam nekaj sporočil o napakah o nezdružljivosti isti problem je to, kjer je problem dejansko začne.

I so vključeni v log datoteko na compedklib proces Mogoče to daje boljše navedbo problema.
Oprosti, ampak, kar potrebujete za prijavo v to prilogo, da si ogledate

 

[rogertilman]

Zdi se, da compedklib prvi unzips predhodno datotek.(vključi z EDK)
Te je mogoče najti v standardu EDK mapo:
_TOOLS\ hw\XilinxProcessorIPLib\CompiledModelsD: \ Xilinx \ EDK
_TOOLS \ hw \ XilinxProcessorIPLib \ CompiledModelsNaslednje na compedklib poskuša zbrati teh datotek in drugih.
Za predhodno datotekami ustvariti nezdružljivosti napake, ker te datoteke so že zbrani.Nikoli manj vse pripravijo in predhodno datotek, ki jih potrebujejo ModelSim se kopira v edklib z compedklib.To vodi v knjižnico predhodno datoteke, ki bi ga lahko uporabljala ModelSim.Doslej ni resničen problem sem mislil.

Toda, ko sem poskušal zagnati script system.do (avto-ki ga je ustvarila EDK) v ModelSim jo ustvarjajo incompatebility napake.Zdi se, da predhodno datoteke v lib so prvotno zbrani z drugačno različico VHDL sestavljač.

Nastalih datotek, ki jih ta zadnja sestavljač se zdijo nezdružljiva s ModelSim 5.7g in 5.8c.Čudno, ker xilinx prinaša ModelSim XE 5.8c z EDK 6.3i.

Edina rešitev morem misliti, da je pozabil compedklib in sestaviti lastne lib iz vhdl datoteke v D: \ Xilinx \ EDK_TOOLS \ hw \ XilinxProcessorIPLib \ pcores

Torej, se vidimo kasneje.