XC18V02VQ44C Problem

V

Vonn

Guest
Rabim čip XC18V02VQ44C nujno; Ali je kateri koli organ, še en čip sem lahko kupil od njega ..
Če kateri koli organ lahko pomaga prosim PM me
Last edited by Vonn na
05. april 2004 11:47; edited 1 v času celotnega

 
EA przygotowało trzy nowe dodatki do Need For Speed Hot Pursuit w wersji konsolowej. Oferują one kilka wcześniej niedostęnych samochodów, misji i trybów rozgrywki. Będzie je można pobrać z sieci za odpowiednią opłatą. Wcześniej jednak należy zaktualizować grę za pomocą najnowszego patcha.

Read more...
 
XC18V02VQ44C in V04 so nekatere težave, pravzaprav smo našli nekaj naših plošč v področju za obdobje enega leta, in izgubil FPGA podatkov!Prav bi nam oreški

 
Ali misliš, da so podatki v flash je poškodovan ali mislite, da je FPGA izgubljenih podatkov iz flash naložen?

 
Spominjam se Xilinx opozarjanje o vseh XC18V00 Konfiguracija Prom naprave pošiljajo iz Xilinx začetni junij 2000 do junija 2001.

Preveri ga.

 
Imam eno in datum izdelave je 2003 teden 28 tako ne zdi, da imajo problem izdelave ...ampak zdaj zelo zainteresirana, da pozna problem podatki izgubili beause moj model temelji na Spartan II, ki je namenjen za konfiguriran z XC18V02 flash in imam problem, da je FPGA ne pravilno delovanje po določenem času in jaz Ne vem zakaj?

 
Če FPGA začne deluje dobro, vendar po "x" delovni čas ustavi, problem ni v flash.Ali ste spremljanje dobave?Ali Done pin spremembe stanja?

 
Ali je mogoče FPGA na zahtevo ponovnega bitov od bliskavice v okviru katerega koli pogoja?Če je odgovor da, kako lahko i nadzora?

 
Če FPGA polnjenje črpalke zazna nizki ravni oskrbe, se znova konfiguracijo obremenitve proces določanja "inIT" nizka in tako dalje.

1) Jaz bi poskusila zagotoviti, da se nepričakovano vedenje ni posledica okvare pri oskrbi (morda avtobus konfliktov).Prav to se zgodi potem konfiguracijo obremenitve de initated, tako da se uporabi samo v obsegu, ki bi lahko dobil info.

2) Če se to ne pojavi,
morate poskusiti, da začneš misliti, da ima problem, morda v vašem reset logiko (zunanji na FPGA) ali morda v FPGA logiko.

Ali uporabljate kakršno koli ocenjevanje OP?Včasih so ti jedra stojnicah po času, ki teče.Imajo counter skrite v logiki.

 
Rabim za preverjanje povezave med Spartanac in bliskavica
Priložena datoteka povezavo shematskimi
1 - Je to OK povezave?
2 - Ali je upor vrednost (4.7K) za eno potegnil do narediti signal je prava vrednost?
Oprosti, ampak, kar potrebujete za prijavo v to prilogo, da si ogledate

 
Zakaj povezati Program za vnos CFn?Kako ste konfigurirati FPGA Mode nožice?

 
Zdaj dela v Master serijski način ter Mode zatiči M0, M1, M2, so priključene na GND

 
Vaša povezava diagram se zdi v redu.Si preveril Končano signal stanju?

 
Vonn wrote:

Ali je mogoče FPGA na zahtevo ponovnega bitov od bliskavice v okviru katerega koli pogoja?
Če je odgovor da, kako lahko i nadzora?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top