wire zamude v primerjavi z zamudo celice, kako se ocenjuje?

[Jifeng.Cui]

Kot vsi vemo, bi žice zamuda več prispevati k pot zamude tehnologije skrčil, kot je 45nm vozlišče.Toda kako naj oceni, preden realno načrtovanje?Vem, da bi lahko postavitve malih vezje za prikaz zamude odstotek, če se želimo primerjati žico zamudo pri dveh tehnologij, kot so 90nm in 45nm, kaj lahko storimo, da odražajo dejanske primeru, kot je, vezje topologijo (kakšen krog) ?pogon moč, žice ravni (koliko kovinskih plasti, ki jih uporabljamo v tem primeru) in žico dolžine .........
Ali ima kdo predloge?ALI predhodnega dela, da sem lahko glede na?<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />

 

[onlymusic16]

V osnovi obstajata n število rešitev, svoje upto da se odločite, katero želite slediti.

Going od 90nm do 45nm, morate prepričati pred zagonom simulacije, ki jo izračunamo dejansko edina razlika zamudo zaradi žic in ne zaradi drugih tehnoloških dejavnikov.Pripravite setup za isto.

Če ste dont počutim kot to počne sam, pustiti mi znanje.I bo zagotovila popolno rešitev, ampak se boste naučili le, če mislite, in poskusite narediti sami.

Na zdravje!!

 

[ljxpjpjljx]

Sedaj lahko telesno Compiler rešiti ta problem!

 

[Jifeng.Cui]

Za onlymusic16:
Ja, gotovo zahteven del pa je, kako se sklene nepotrebnih faktor.V mojih mislih, sem moral zateči k obroček oscilator wi / ka medsebojno povezati z minimalno pravilo.Ampak jaz ne vem če se bo to odražalo dejanskega primera.
"n rešitev" strah me ~ ~, sem dober v napravo, vendar ne tako dober v krog,

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />Če imate dobre predloge, pls deliti z mano, hvala!Dodano po 3 minutah:Hi, ljxpjpjljx
Vse dodatne informacije o fizičnem Compiler za oceno žice zamudo?Ali mislite setup test vezje z uporabo računalnika in preverite zamude odstotek?

hvala,