vzorec VHDL / VErilog kodo z uporabo I2C mojster jedra??

[naz56]

Zdravo,

Je kdo pripravljen deliti nekaj vzorčnih VHDL / VERILOG kodo, ki uporablja
I2C Master jedro?

Hvala vnaprej

 

[pini_1]

Lahko je to lahko pomaga:
I2C poveljnik priključen in testirana, pri čemer LEON Processor ...

Ta načrt se uporablja odprto jedro je I2C master.Jedro je CPU vmesnik je spremenjen od wishbone do AMBA / PPP.Slednja je storiti, da bi se test jedro in svoj nov vmesnik APB s procesorjem LEON.LEON je napisana v zanj VHDL jedro je VHDL RTL design se testira.Jedro vsebuje tudi preskusno napravo in model simulacije za I2C slave, napisan v VERILOG.Od preskusni napravi VERILOG le initialization postopek se vzame in model suženj I2C je prevedena v VHDL ....

http://bknpk.no-ip.biz/my_web/I2C/leon_2.html