Vsakdo se lahko daj mi razlago o ECO v Osnovni design?

[hennyjia]

halo vsi,
Vsakdo lahko dajte mi pojasnilo o ECO v Osnovni design?
In katere ukrepe v Osnovni Design tok bo vključevalo ECO?
Hvala!

 

[Akhtar]

ECO ponavadi zgodi v zelo pozni fazi projekta, ali je revizija projekta.ECO stojalih za Engineering Change Order.

Denimo vaš model sintetizovani, čas jasno, in mimo Kraj in Pot fazi.V netlist je pripravljen in bo šel ven, da se proizvedeni.Ampak ste našli napako v zasnovi, ali želite dodati nekaj malega, da je funkcija.To je zapravljanje časa, da se vrnete na predhodno sintezo fazi in poništavanjem vse korake.Zato je vedno obstajajo neizkoriščene vrata vodijo na čipu postavitev.Če se boste odločili za debug nekaj ali dodati nekaj logike, ti nadomestni vrata se uporabljajo (na že P & R netlist) dodajanje ali spreminjanje katerega koli kosa logike.Te rezervne vrata so že dani, torej le usmerjanje in ponovno preverjanje časa je treba storiti.

Upam, da pomaga.

 

[Nandy]

NanDigits Design Automation določa netlist ECO orodje, GOF, Gates Na Fly.Storitev je brezplačna za none-komercialne namene in vrednotenja.Check it out
http://www.nandigits.com/products.htm

Nandy
www.nandigits.com
Netlist Debug / ECO v GUI načinu

 

[atuo]

Zdravo Henny,

ECO se uporabljajo, ko se projekt našli hrošče, ko ste skoraj dokončal BE in ECO je neposredno spremeniti netlist in ne potrebujejo ponovno sintezo.

Ko končate ECO, morate uporabiti formalno orodje za preverjanje novih netlist.Hvala.

Lsong

 

[love2read]

ko nekaj je šlo narobe ne resynthesis in namesto vas uporabi rezervnih celic, da se popravi vezje, kar hočeš.Včasih je težko narediti, ker je vezje kompleksnosti se zgodi zlasti v FDM.