vrata sklopljene NMOS kot moč sponko?

[prcken]

Zdravo,
Imam vprašanje glede vrat sklopljene NMOS za ESD zaščito.Ponavadi se uporablja kot GCNMOS moč Uklještenje med VDD na VSS.P poli upor in MOS kapacitivnosti se uporabljajo za določitev časovne konstante RC, da je smiselno poudariti ESD pomagati sprožitev NMOS sponko, da, ko ste to design RC sprožitvenim vezja, koliko napetosti pa si pričakoval prikazana na sprožitvenim vozlišče (vrata z NMOS napravo)?Poznam RC konstanta mora biti počasnejši od časa vzpona ESD impulzov (eg10ns), in hitreje kot čas vzpona z normalnim delovanjem napetost (npr. 1ms).Ampak, mislim,
da več kot to!Mislim sprožitvenim napetostjo na vratih je treba določiti tik nad pragom napetosti na NMOS napravo.Toda, tudi če ste nastavili časovno konstanto RC lm na območju, da izpolnjujejo zgoraj navedene izjave, so sprožilne napetosti lahko preprosto sledite stresa dosegli več kot 10V, to pomeni, da ogroža vrata oksid zanesljivosti?
s spoštovanjem!
Kehan

 

[srftech]

Zdravo Kehan,
Sliši se kot ste zmedo razlika med snapback temelji Gate sklopljene NMOS (GCNMOS) in MOS Kondukcija Na "Active Clamp" ali "Big FET" nmos, da uporaba izrazov skupnih v industriji.

Za GCNMOS, tvoj edini cilj je, da se omogoči izhod napetosti na vašem Uklještenje naraste tik nad Vt. To ni potrebno, da ostaja mnogo višja od Vt, tudi za čas od ESD dogodek, samo dovolj dolgo, da bi vrata napetost za rast in pomagal sprožiti snapback z objemko.Torej, pri oblikovanju tega, kaj so res iskal je capacitively par 1-2V na vrata, vendar ne pustite, da se vrata na veliko višji od tistega, ker so ti opozoril, ki jih ne želite ogrožajo celovitost oksida.Edina točka tukaj je, da imajo rahle napetosti na vratih znižuje snapback sprožitveno pod napetostjo, kar je običajno plaz prag iz možganov in je tudi omogoča boljše multifinger proženje, v nasprotju z normalno snapback katerih se lahko omeji na eno ali dva prsta, preden doseže odpoved, ki se sklicuje na polno močjo na sponko.

Običajno lahko pustite RC v nizko NS območju za GCNMOS.Ne morem vam točno številko, ker se ta del je umetnost in znanost oblikovanja dobrih sponko in veliko je odvisno od vašega procesa, cilje vašega izdelka in vašo Uklještenje modela samega.
Ker za to, koliko skupnega napetost pojavi tudi, da je odvisno, ne le na kapacitivnosti in spenjanja, pa tudi o trenutnih ESD ciljanje in velikost napravo.Razmislite tudi od mnogih oksidov lahko prenašajo tudi napetosti nad DC odpoved, za nekaj 100nS's.Zapomni si preveč kot HBM primeru lahko nekaj 100nS "; e, a CDM primeru bo prišel in iti v manj kot 5nS-max 10nS, poskrbite, da vaš Uklještenje bodo priklicale v tem času!

 

[prcken]

srftech wrote:

Zdravo Kehan,

Sliši se kot ste zmedo razlika med snapback temelji Gate sklopljene NMOS (GCNMOS) in MOS Kondukcija Na "Active Clamp" ali "Big FET" nmos, da uporaba izrazov skupnih v industriji............